对于ST对于只有一个时钟的设计，设置时钟的源延时是否有意义？为什么？为什么要设源....

ty_xiumud · 发表于 2021-6-1 11:47:29

您需要登录才可以下载或查看，没有账号？注册

×

如题，对于ST对于只有一个时钟的设计，设置时钟的源延时是否有意义？为什么？为什么要设源延时这里贴下自己的理解

如图，这里的源延时不论是多少，其实到PIN都是一样的，对于后面的的时序收敛也没用任何影响。因此不需要设？是这样的吗，为什么会有这个设置，什么情况下会用呀？

谢谢

zsftm · 发表于 2021-6-1 13:53:58

如果图中寄存器是采来自片外输入或是它要输出被片外采，为了精确计算还是要看到完整时钟路径的。

ty_xiumud · 发表于 2021-7-30 11:26:31

zsftm 发表于 2021-6-1 13:53
如果图中寄存器是采来自片外输入或是它要输出被片外采，为了精确计算还是要看到完整时钟路径的。 ...

谢谢您！！回头系统的学习下，请问您就是学习SG还有lab 应该基本上可以入门了吗。给做设计打基础

zsftm · 发表于 2021-7-30 11:49:25

ty_xiumud 发表于 2021-7-30 11:26
谢谢您！！回头系统的学习下，请问您就是学习SG还有lab 应该基本上可以入门了吗。给做设计打基础 ...

入门命令的使用够了，毕竟20%的常用命令能干80%的活。

但是什么实际场景要用什么样的命令，要修改什么样的命令参数，这个是有真实的物理本质、物理含义的，这个可能得在真实的芯片项目中才能体会深刻。

ty_xiumud · 发表于 2021-7-30 16:45:00

zsftm 发表于 2021-7-30 11:49
入门命令的使用够了，毕竟20%的常用命令能干80%的活。

但是什么实际场景要用什么样的命令，要修改什么 ...

明白了！！谢谢前辈

我加油学习学习

账号		自动登录	找回密码
密码			注册

[讨论] 对于ST对于只有一个时钟的设计，设置时钟的源延时是否有意义？为什么？为什么要设源....