设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 51，导入edif后许多引脚都重叠了，短路在一起，求解决方 ...
返回列表 发新帖
查看: 2190|回复: 3

[求助] 51，导入edif后许多引脚都重叠了，短路在一起，求解决方法

[复制链接]
发表于 2021-5-31 17:58:50 | 显示全部楼层 |阅读模式
悬赏666资产未解决
image.png

回复

使用道具 举报

发表于 2021-6-1 08:27:17 | 显示全部楼层
好像是可以设置  器件之间的距离的
EETOP创芯人才网简历投递入口
回复

使用道具 举报

发表于 2021-6-1 22:55:16 | 显示全部楼层
岂不是原始电路就是这样的
回复

使用道具 举报

 楼主| 发表于 2021-6-24 15:22:53 | 显示全部楼层
多谢各位  解决了
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 07:14 , Processed in 0.013021 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表