在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2360|回复: 3

[求助] 全差分ADC输入buffer结构

[复制链接]
发表于 2021-5-31 13:59:59 | 显示全部楼层 |阅读模式
1000资产
本帖最后由 鸽楼寝翁 于 2021-6-5 14:53 编辑

全差分adc前级需要做一个全差分的运放输入buffer
有输入摆幅的要求,做了NP差分对互补输入
相位裕度已经满足,跑tran时候前仿发现输出的SNR和输入的SNR没有任何差别
电阻设置了1:1,需要源极跟随器的输出,但输出的SNR应该有衰减
请问testbench是这么搭建吗,实际放在adc前端是用电阻1:1拉回去做反馈吗


testbench

testbench
1622875684(1).jpg

发表于 2021-5-31 14:27:06 | 显示全部楼层
顶一下
 楼主| 发表于 2021-5-31 15:03:22 | 显示全部楼层
顶一下
 楼主| 发表于 2021-5-31 18:56:05 | 显示全部楼层
自己顶一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 07:21 , Processed in 0.018626 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表