level shifter电平转换电路需要考虑哪些问题？

xq19901211 · 发表于 2024-4-7 15:43:47

本帖最后由 xq19901211 于 2024-4-7 16:03 编辑

gtfei 发表于 2021-5-17 17:40
先分析原理，几个管子真的能搞死人。。。。
其次，根据你的输入输出spec选择level-shift的架构，按照你贴的 ...

大佬，帮忙看下这个仿真结果，这个Level shift正常吗？

这个波形算是有明显的缓沿吗？

gtfei · 发表于 2024-4-7 15:57:22

xq19901211 发表于 2024-4-7 15:43
大佬，帮忙看下这个仿真结果，这个Level shift正常吗？

如果你设计的是高速LS，从波形来看不太正常。
1、PVT没法覆盖整体性能，仅看到了基本的功能是正常的，没法正常使用

2、SF_NV_SLT_0 uphb曲线高电平有明显的减幅震荡，建议查找一下原因
如果设计的是低俗LS，输入降频下来应该没啥问题。

xq19901211 · 发表于 2024-4-7 16:12:37

gtfei 发表于 2024-4-7 15:57
如果你设计的是高速LS，从波形来看不太正常。
1、PVT没法覆盖整体性能，仅看到了基本的功能是正常的，没 ...

1.没法正常使用，还需要知道哪些指标才能确定可以正常使用？

2.工作频率只是52M，PLL CP里面的

gtfei · 发表于 2024-4-7 16:25:32

xq19901211 发表于 2024-4-7 16:12
1.没法正常使用，还需要知道哪些指标才能确定可以正常使用？

2.工作频率只是52M，PLL CP里面的

1、指标：工作频率下PVT/MC仿真的LS输出占空比、上升下降时间、delay，满足这些性能即可，SPEC根据项目需求定，够用就行

2、工作频率只是52M，那你输入就给52Mhz的方波信号跑仿真就行了，你的图中给一个0.1ns的下冲glitch是想模拟LS面对glitch的情况吗？

xq19901211 · 发表于 2024-4-7 19:43:45

gtfei 发表于 2024-4-7 16:25
1、指标：工作频率下PVT/MC仿真的LS输出占空比、上升下降时间、delay，满足这些性能即可，SPEC根据项目需 ...

0.1ns是模拟PFD的输出

gtfei · 发表于 2024-4-7 23:37:05

xq19901211 发表于 2024-4-7 19:43
0.1ns是模拟PFD的输出

速率太高用LS不靠谱，建议考虑PFD做在高电压域，想同电压域不需要LS

xq19901211 · 发表于 2024-4-9 12:33:54

gtfei 发表于 2024-4-7 23:37
速率太高用LS不靠谱，建议考虑PFD做在高电压域，想同电压域不需要LS

高速LS后仿能仿出来问题吗？

张江板砖工头 · 发表于 2024-4-9 23:26:40

mark。。

一路向北丶 · 发表于 2024-5-14 21:51:27

gtfei 发表于 2021-5-17 17:40
先分析原理，几个管子真的能搞死人。。。。
其次，根据你的输入输出spec选择level-shift的架构，按照你贴的 ...

谢谢！学到了

毛咕咕 · 发表于 2024-7-2 13:56:11

gtfei 发表于 2021-5-17 17:40
先分析原理，几个管子真的能搞死人。。。。
其次，根据你的输入输出spec选择level-shift的架构，按照你贴的 ...

感谢分享

[求助] level shifter电平转换电路需要考虑哪些问题？