初创AI SoC公司招聘数字架构设计前端设计验证各种级别职位,100W+

guanzhiyong1976

随芯（上海）科技有限公司一家初创的AI SoC芯片设计公司，是西人马联合测控（泉州）科技有限公司的全资子公司。

西人马FATRI是一家具备芯片和传感器材料合成、芯片设计、制造、封装和测试全方位能力的公司，是先进传感器及MEMS模组的物联感知系统解决方案的服务商。

8、SoC数字设计工程师/经理

职位描述：

1. 参与SOC架构设计；跨模块协作

2. 完成模块RTL设计，验证以及交付；完成模拟以及数字IP的集成与交付

3. 与芯片验证（verification）、系统验证（emulation）团队合作，解决验证问题，完成模块级以及系统级功能验证

4. 与后端设计团队合作，完成DFT，时序收敛，功耗优化，物理实现等有关工作

5. 设计性能、功耗和面积的优化

任职要求：

1. 精通Verilog，System Verilog；熟练使用脚本语言，如tcl，python等

2. 微电子通信工程等相关专业，3年以上的数字前端，包括架构设计，代码设计、代码质量检查等的设计经验

3. 熟悉片上总线协议，如AMBA等

4. 熟悉各种接口协议，如USB，MIPI，DDR等

5. 熟悉clock/reset/power的设计，具备SoC设计经验

6. 熟悉EDA开发工具和设计流程

7. 熟悉RISC-V或DSP或ARM CPU。有相关CPU或DSP开发经验优先

8. 有计算机架构，GPU和机器学习经验的优先

9. 良好的沟通能力和团队合作精神

联系人：数字主管，官志勇，764425008@qq.com

人事主管，简欢欢，18062053390

guanzhiyong1976

5. SOC（DDR）架构设计方向
工作职责:
1. 负责基于DDR（DDR3/4/LPDDR3/4/HBM等）的SOC的架构设计，验证以及性能/功耗/面积/带宽优化工作，负责SOC中存储方面的规格设计。
2. 负责此类SOC的DDR/HBM的性能调优，各外设/master和带宽相关的性能评估与调优设计， 包括但不限于：
A. 总线和DDR/HBM的功能架构设计
B. 总线/DDR/HBM带宽设计和评估/优化
C. Cache一致性设计
D. 各外设/MASTER的带宽需求评估以及均衡/优先级/实时性以及整体带宽调度等要求的考量和实现
E. 低功耗等
3. 参与SOC 总线架构的设计以及SOC整体性能评估/优化工作
4. 负责指导并承担架构的实现和支持工作；
任职资格:
1. 具备计算机、电子微电子等相关专业硕士学历，有大型SOC或者Edge端/边缘端/服务器端AI SOC/GPGPU芯片的实际架构设计工作经验。
2. 具备扎实的数字电路基础；具备扎实的计算机架构、处理器微架构/DSP 微架构/存储架构等知识；熟悉大型SOC常用的总线结构/技术以及存储技术/架构（如NIC, NOC， AMBA，CCI， ACE，HBM/DDR等）
3. 对各种高性能的存储接口以及技术非常熟悉（DDR3/4/LPDDR3/4/HBM等）， 并有实际集成设计和优化经验， 至少曾经参与或者主导过含有这些存储接口和功能的1~2个SOC芯片的设计和架构，对带宽和性能优化非常有经验。
4. 有一定的软件及系统知识；
5. 有一定的AI 相关IP（如ISP, NN IP等）的集成设计经验或者架构设计中含有此类IP的经验者优先；
6. 有一定的后端实现经验（比如floorplan），并懂得如何利用后端的经验来指导前端DDR/总线 SOC架构设计者优先
7. 热爱学习，喜欢探索。
联系人：数字主管，官志勇，764425008@qq.com人事主管，简欢欢，18062053390

guanzhiyong1976

4. SOC（CPU/DSP/GPU）架构设计方向
工作职责:
1. 负责基于ARM/RISC-5的CPU以及DSP/GPU 的SOC的架构设计，验证以及性能/面积/功耗/带宽优化工作，负责SOC中CPU/DSP/总线/GPU方面的规格设计。
2. 负责此类SOC的总线架构设计， 包括但不限于：
A. 总线功能架构设计
B. 总线带宽设计和评估/优化
C. Cache一致性设计
D. 安全架构设计
E. 多核异构系统及核间通信/负载调优等架构设计
F. 并行计算
G. 低功耗等
3. 负责指导并承担架构的实现和支持工作；
任职资格:
1. 具备计算机、电子微电子等相关专业硕士学历，有大型SOC或者Edge端/边缘端/服务器端AI SOC/GPGPU芯片的实际架构设计工作经验。
2. 具备扎实的数字电路基础；具备扎实的计算机架构、处理器微架构/DSP/GPU 微架构知识；熟悉大型SOC常见总线结构和技术（如NIC, NOC， AMBA，CCI， ACE等）
3. 对ARM CPU或者RISC-5 CPU ， CEVA/TI/Tensilica DSP，或者GPU等非常熟悉， 并有实际集成设计和优化经验， 至少曾经参与或者主导过含有这些core的1~2个SOC芯片的设计和架构，对带宽和性能优化有经验。
4. 有一定的软件及系统知识；
5. 有一定的AI 相关IP（如ISP, NN IP等）的集成设计经验或者架构设计中含有此类IP的经验者优先；
6. 有一定的后端实现经验（比如floorplan），并懂得如何利用后端的经验来指导前端CPU/总线 SOC架构设计者优先
7. 热爱学习，喜欢探索。
联系人：数字主管，官志勇，764425008@qq.com人事主管，简欢欢，18062053390

guanzhiyong1976

4. SOC（CPU/DSP/GPU）架构设计方向
工作职责:
1. 负责基于ARM/RISC-5的CPU以及DSP/GPU 的SOC的架构设计，验证以及性能/面积/功耗/带宽优化工作，负责SOC中CPU/DSP/总线/GPU方面的规格设计。
2. 负责此类SOC的总线架构设计， 包括但不限于：
A. 总线功能架构设计
B. 总线带宽设计和评估/优化
C. Cache一致性设计
D. 安全架构设计
E. 多核异构系统及核间通信/负载调优等架构设计
F. 并行计算
G. 低功耗等
3. 负责指导并承担架构的实现和支持工作；
任职资格:
1. 具备计算机、电子微电子等相关专业硕士学历，有大型SOC或者Edge端/边缘端/服务器端AI SOC/GPGPU芯片的实际架构设计工作经验。
2. 具备扎实的数字电路基础；具备扎实的计算机架构、处理器微架构/DSP/GPU 微架构知识；熟悉大型SOC常见总线结构和技术（如NIC, NOC， AMBA，CCI， ACE等）
3. 对ARM CPU或者RISC-5 CPU ， CEVA/TI/Tensilica DSP，或者GPU等非常熟悉， 并有实际集成设计和优化经验， 至少曾经参与或者主导过含有这些core的1~2个SOC芯片的设计和架构，对带宽和性能优化有经验。
4. 有一定的软件及系统知识；
5. 有一定的AI 相关IP（如ISP, NN IP等）的集成设计经验或者架构设计中含有此类IP的经验者优先；
6. 有一定的后端实现经验（比如floorplan），并懂得如何利用后端的经验来指导前端CPU/总线 SOC架构设计者优先
7. 热爱学习，喜欢探索。

联系人：数字主管，官志勇，764425008@qq.com

guanzhiyong1976

2. AI IP 工程师JD（ISP方向）
岗位职责：
1.负责开发高质量图像前处理算法；
2.负责评估相关算法的硬件实现可行性与复杂度并参与设计和实现，以及验证/优化（性能/面积/功耗等）；
3. 参与建立基于SOC/FPGA/UVM/CUDA/仿真加速器等平台的验证测试和评估系统，并基于测试/验证的结果不断优化IP的图像质量/IP性能/面积/功耗等。
4. 指导并参与图像质量调试优化
任职要求：
申请者需熟悉ISP算法研究当中需要使用的matlab/c语言等编程工具，了解cmos sensor的基本原理，评估相关ISP算法与业界产品的性能对比情况，能够使用SOC/FPGA/UVM/CUDA/仿真加速器等平台对相关设计进行实时验证。除此而外，申请者还需掌握至少一项如下专业技能：
•        熟悉3A（自动曝光，自动对焦，自动白平衡）算法中的一种，评估相关算法，与业界主流产品进行性能对比
•        熟悉2D降噪算法，评估相关算法，与业界主流产品进行性能对比
•        熟悉3D降噪算法，评估相关算法，与业界主流产品进行性能对比
•        熟悉常见的去马赛克/颜色插值阵列（CFA）算法，评估并改进相关算法，与业界主流产品进行性能对比
联系人：数字主管，官志勇，764425008@qq.com人事主管，简欢欢，18062053390

guanzhiyong1976

欢迎有志者加入我们的团队

guanzhiyong1976

机会越来越少了，我陆陆续续已经在发offer了，要上车的同学们尽快啊！

ws1207482498

顶顶

jia250113255

很不错的一次机会，有意愿的同学抓紧时间。

jia250113255

顶上去