vcs编译仿真的log问题

新嘴小王安子

vcs进行编译时，使用-l  xxx.log，可以将编译的log放到xxx.log文件中，
如果再加上-R指令，那么仿真的log也会存到xxx.log中
有没有指令，在-R的基础上，将编译的log存到xxx.log中，将仿真的log存到yyy.log中

我知道使用MakeFile进行分步执行的时候，可以使用vcs -l xxx.log ; simv -l yyy.log能够实现

请问大神，在使用vcs -R时，能不能将编译的log和仿真的log分开存放

saipolo

你编译完，simv -l sim.log一下又不会怎么样，不会浪费你一秒钟时间。所以你的需求根本没有实际价值。。。就算有解决方案，也是无意义的奇技淫巧。

新嘴小王安子

saipolo 发表于 2021-4-24 22:55
你编译完，simv -l sim.log一下又不会怎么样，不会浪费你一秒钟时间。所以你的需求根本没有实际价值。。。 ...

批量跑case的时候，编译的log没有必要保存那么多，就只希望保存运行的log

gaurson

批量跑case，是另一个话题了。。。。。。可以单独编译到一个文件夹，同类case仿真都可以基于该编译库执行，可以网上搜索看看，具体方法记不清了。

saipolo

新嘴小王安子 发表于 2021-4-25 09:05
批量跑case的时候，编译的log没有必要保存那么多，就只希望保存运行的log
...

批量也是只一个编译log，verilog的平台使用plusargs，uvm使用UVM_TESTNAME来区分，都只编译一次。。。