请问有环状M1铺地的电感，怎样接到AVSS的PAD？

kanon0530

各位好，现在有这样一个问题。PDK提供了比较详细的电感模型，很好，这就不用我自己来回调电感参数了。
但是，在应用电感中遇到了这个问题：如何把电感的shield ground 接到芯片外围的PAD？
该电感的版图如下：深蓝色线为顶层厚铜，即电感主体所在的金属层，浅蓝色为电感外围一圈M1，在电感模型里被命名为B2 pin。 这圈M1被左右分割为两条，通过contact和diffusion 跟一个大的可以完全包住电感的SP层(黄色)连接。

同时电感下方还有diffusion和poly 层，都是星形的。

现在的问题是如果我无脑将M1连接到周围的栅格状ground plane，就会看到电感本身的Q从近30掉到10左右。看了一下pdk 的rf model文档，也是说你不要把两边的M1连一起。否则由于edgey current Q会掉。的确GP是围绕着所有器件包括mos和电感电容的一大块地，直接连到GP就是把左右两边的M1练到了一起。而且如果环绕的GP离电感越远，对Q的影响就越小……

但是，我总是得把芯片上的地连一起的吧？难道在整个芯片上，只要用到了电感，就必须割开一次GP吗？那如果我用了两三个电感，就得把GP割开两三次，造成芯片上有好几个互不联通的GP？
而且在芯片外，这些GP还是被连到了一起，又怎么评估这些连接对片上电感Q的影响呢？
有用过类似电感的大佬可以分享一些经验吗？谢谢~

a104842708

坐等回答，是不是M1的PGS 什么都不连？或者加大电阻隔离下连地？

kanon0530

上述里的Q值变化都是通过EMX 仿真得到的。

另外就是虽然标题是问怎么把IND的shield ground连到AVSS PAD，最后却问了怎么连到Ground plane。的确是表达不明确。
或者说，我的问题是，这种shield ground，能否直接连到ground plane？如果不能，是否需要单独拉两条线分别给左右两条M1？那么我每用一个电感，就要增加两个AVSS PAD吗？
或者两边的M1各连一个ground plane，两个ground plane互不联通，应该也是可以的。那就是每增加一个电感，就要割开一次ground plane了。

但无论是单拉线还是用ground plane，都是要最终把所有地电平的pad连一起的。如果不是在片上连也是要在片外连，又怎么评估这些连接的影响呢？

kanon0530

a104842708 发表于 2021-4-12 11:28
坐等回答，是不是M1的PGS 什么都不连？或者加大电阻隔离下连地？

的确有的文献电感底下的PGS是啥也不接。但好像都是纯金属的结构？我这个电感底下放了poly+diffusion+SP，只有边上一圈有M1+diffusion+SP，是不是它如果什么都不接，就是等于拿poly做了一个shield，diffusion、SP、M1都直接体现为本地的sub电平？因为我看了一下poly上也没有打任何过孔，就是一个悬浮的星形poly？那就又出现一个问题，干嘛拿poly做shield，不嫌阻抗大吗……

kanon0530

下班自顶。

kanon0530

下班自顶说点儿有信息量的。
这篇被引用了很多次的文章On-Chip Spiral Inductors with Patterned Ground Shields for Si-Based RF IC’s ，的确是说你不要把PGS的四周连成一个圈，不然会有 unwanted loop current。

另外一篇文章Spiral Inductors With Floating Low-Loss RF Shields for LC Resonator Applications，说你用PGS的时候，要在边上划开一个豁，This outer ring has a gap or slot to inhibit eddying within the shield。

对啊，那这个豁口总是会在其他位置被ground plane、或者被片外的总地连起来的啊！
只要离得够远我就不管了是吗？
但之前的EMX仿真看到被连起来的点离豁口有120um以上时，Q值还是会从近30掉到23. 虽然23应该也能用吧，毕竟Cvar的Q更差，但这就等于面积直接往上涨120um*宽度哎。所以真的要用面积去换电感的Q吗？

kanon0530

另外也是之前用的一个工艺，提供的电感模板自己就带了一圈很完整的ground plane，也没有说Q值太差？当然那回是40G左右能有20的Q，现在这个工艺是20G左右有20多近30的Q（PGS不连ground plane），应该还是说明的确避免有edgey current是有效的？

kanon0530

再次下班自顶

kanon0530

目前的进展是这样：

看了上面提到的两篇文章之后，认为的确是可能GP和PGS构成的M1环状结构，会造成一个负的电感去影响本来想要的感值，感值下降会降低Q。然后PGS本身的M1宽度又比较窄，如果让所谓的edey current在上面流动就是会增加电感的实阻抗。不知道这个思路是否正确。毕竟我也没咋做过射频电路，妈的。

如果PGS悬空，不连接周围的GP，可以看到这个240p左右的电感在20GHz的Q为19左右。此时GP的内侧距离电感的PGS的M1有14um左右，这个数值是参考了以前用的一个PDK里给的参考电感版图来确定的，没有什么理论支持。

如果我不放任何GP，似乎Q能到30.

但如果PGS用一些跟ground plane的栅格宽度匹配的1um M1连接到GP，Q就会下降到10。此时PGS从四个方向向GP连接，上下左右都有连线。

如果去掉上下两个方向的连接，仅保留左右，那Q会有16？这里是否可以认为没有上下的连接，使M1构成的环状结构又减少了，对电感的负感应影响更小？

如果将GP的内径扩大，使GP的内侧距离电感的PGS M1有42um左右，那么Q会上升到20？

所以的确是负的电感起到了主要影响吗？但感觉Z参数计算出的总电感也就上升了10%不到，Z参数的实部倒是下降了50%。是否随着GP内径的拉开，负的电感变小，会在PGS的窄M1上流动的电流也变小，使得实阻抗也变小了之类的……

totowo

kanon0530 发表于 2021-4-14 09:44
目前的进展是这样：

看了上面提到的两篇文章之后，认为的确是可能GP和PGS构成的M1环状结构，会造成一个负 ...

换一个理解方式，电感周围任何的金属环本质上也就是一个电感（而且是两端直接short的电感），它和原本的电感会构成一个transformer，如果你了解tranformer的model，就知道次级线圈直接短路，会降低初级线圈看到的有效电感和Q值


你的pgs和shield可以连在一起，不要成环就问题不大。

这也是为什么RF常常强调单点出pin的原因