在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: ww1573428537

[求助] cadence仿真波形是很细的虚线,有大佬知道如何设置吗

[复制链接]
发表于 2023-7-31 11:32:06 | 显示全部楼层
适用于IC618
在你自己的工作路径下面, 比如 /home/user/project/,copy过来一个display.drf文件。打开virtuoso"Tools ->Display Resources Manager,找到你的工艺库如 TSMC65,选择All VPPs,依次【搜索y0,将drawing那个的linestyle 改一下(一般默认dashed)改成,然后点modify current packege】y0-y9
在.cdsenv里面写 viva.trace lineStyle string “solid”
or在.cdsinit里面写 envSetVal("viva.trace" "lineStyle" 'string "solid")
or在里面写 envSetVal("viva.trace" "lineStyle" 'string "solid")
就好了
发表于 2024-3-24 09:36:28 | 显示全部楼层


804759740 发表于 2023-7-27 20:45
也可以在ciw窗口写命令,这样不用每次都右键选style-solid。


请问怎么写呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-5 07:46 , Processed in 0.014274 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表