32K晶振驱动电路设计疑问

amplifier_bias · 发表于 2021-3-10 21:37:32

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Hi all
目前正在学习设计32.768K的低频晶振电路，设计过程中遇到一些问题想请教一下

1. 目前使用的是这种结构，电流偏置在1uA以下，提供gm的PMOS和NMOS偏置在亚阈值区，在设计sine转方波的时候
遇到问题，如果翻译电路选择XIN，波形会更接近sine波但是XIN的波形随PVT变化较大，占空比随之变化很大，如果
选择XOUT作为翻译，虽然波形不像sine，但是相对比较稳定，PVT变化也没有那么大，所以想请问一下翻译电路一般
选择哪一边作为源头？同时，占空比想要比较稳定PVT变化不那么应该用哪种电路，或者加入什么补偿？

2. 由于ESD防护的关系晶振的两端进入反向放大器之前会先经过一个电阻，以XOUT为例位置就在图中RA的位置，电阻的阻值
大概在200 Ohm左右，因为XOUT后面还要接翻译电路的栅极，这个电阻的影响是否可以当成晶振的限流电阻那样子分析？
设计时应该当成限流电阻那样纳入计算吗？

3. 对于低频32K晶振，晶体等效的动态电阻有几十KOhm，那么反向驱动电路的输出阻抗经验值大概做到多少合适？和第二个
问题中的ESD电阻比较应该比这个电阻值大多少合适？

S10062140358 · 发表于 2021-3-11 10:20:13

关注一下

feeney · 发表于 2021-3-11 17:38:34

本帖最后由 feeney 于 2021-3-11 17:40 编辑

1. 翻译电路（输出buf）一般以XI为源头，XO也不是不可以，如果输出时钟信号占空比变化大可能是你采用的buffer本身有问题，对于这么低频的信号不应该出现此种问题，占空比变化不超过45-55 2. 只有XO端的电阻才把它当做限幅看，另外对于32k来说这个电阻值影响可以忽略不计，一般到几十M频率才会关注其影响
3.方向放大器本身输出阻抗可以不予考虑，因为其相比负载电容和晶振在输出点的等效阻抗要大很多，自己扫一扫管子length对环路增益影响就知道了

amplifier_bias · 发表于 2021-3-11 21:02:22

feeney 发表于 2021-3-11 17:38
1. 翻译电路（输出buf）一般以XI为源头，XO也不是不可以，如果输出时钟信号占空比变化大可能是你采用的buff ...

感谢您的回复，对于第一个问题我使用的翻译电路只是个反相器，然后直接用反向器转到低压域。对于PVT变化，例如温度变化，振荡幅度以及振荡的中心点都偏移，翻译电路的翻转阈值也会变化，所以占空比随温度会发生变化，那么我想再请教一下，如果常温占空比50%来看，占空比PVT一般变化多少？

是不是PVT变化只要落在45-55之间就可以了？