在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2998|回复: 8

[原创] 关于SARADC的SNA仿真

[复制链接]
发表于 2021-2-22 14:39:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1:对于ADC的SNA仿真,要给ADC一个sin信号,然后ADC接一个理想的DAC,输出的值再做FFT。但是我在搭建电路的时候不知道对于sin输入信号源的设置?
2:做的一个10bit SAR ADC,转换速率最大1.125Msps,我知道采样频率至少是信号频率的两倍,我之前选的5倍。但是仿真出来的结果DAC_VOUT  不是一个sin得波形图。不知道是哪里选择不对?  我要怎么选择sin输入信号源的频率? image.jpg c4ac362d6d437902aa8631419d08820.jpg

 楼主| 发表于 2021-2-22 14:58:31 | 显示全部楼层
自己顶一顶
 楼主| 发表于 2021-2-22 15:31:45 | 显示全部楼层
救救孩子吧。。。各位大佬们
发表于 2021-2-22 16:15:22 | 显示全部楼层
输入sin信号源,幅度要求是full scale,频率可以根据相干采样的原理设置;其实你现在DAC能够看出来是正弦波形状,只不过一个输入信号周期内的采样点数太少了
发表于 2021-2-22 16:20:16 | 显示全部楼层
DAC设置的不对吧,限幅了
发表于 2021-2-22 18:42:01 | 显示全部楼层
需要弄懂相干采样,才能设置好信号频率和采样时钟频率,以及样本数,周期数,不然仿出来有什么用呢。
发表于 2021-2-23 07:22:42 | 显示全部楼层
10bit ..下  SAR ?  
SAR 如果10bit 一般 11~13bit clock 转换
我是把fin=Fs/13 输入RAMP  SIN
再靠DAC 还原回来   

 楼主| 发表于 2021-2-23 12:00:59 | 显示全部楼层


peterlin2010 发表于 2021-2-23 07:22
10bit ..下  SAR ?  SAR 如果10bit 一般 11~13bit clock 转换我是把fin=Fs/13 输入RAMP  和SIN 再靠DAC 还 ...


想问下这个fs的频率是clk的频率吗
发表于 2021-2-23 13:05:54 | 显示全部楼层


peterlin2010 发表于 2021-2-23 07:22
10bit ..下  SAR ?  SAR 如果10bit 一般 11~13bit clock 转换我是把fin=Fs/13 输入RAMP  和SIN 再靠DAC 还 ...


这样理解是不够的。相干采样需要给DFT提供2^X 个点才能计算。所以频率的考虑应该是:

Fsig/Fsample = N/M 其中M=2的若干次幂,比如2^10=1024, N是仿真的信号周期数,不能被M整除 (整除就重复取样了,既没有意义,DFT的频谱功率也算不对,当然除非你做特殊处理)。

Fsample对于SAR ADC来说,如果是Y个时钟周期出一个SAR数字代码,那么Fsample = Fclk / Y.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:58 , Processed in 0.025159 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表