在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 5266|回复: 2

FPGA项目外包,数字IP设计开发 —— 珠海芯思科技

[复制链接]
发表于 2021-1-27 20:12:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 asic_service 于 2021-1-28 11:25 编辑

珠海芯思科技有限公司(SiliconThink),依托专业的设计团队(主要成员在数字IC/数字IP/FPGA设计有15+年设计开发经验),承接FPGA项目外包(设计开发),数字IP设计开发。
公司主要围绕自主开发的成熟IP核:H.264编解码器,JPEG编解码器,视频输入输出接口(HDMI/SDI/Camera Link),图像去噪(2D/3D滤波),Central DMAOSD字符叠加等,承接视频处理类、算法类(AES/DES等)FPGA项目开发。
也承接算法类,AXI/AHB接口类等数字IP的定制设计开发。

项目交流,请联系:info@ siliconthink.cn。

研发经理简介:
sky:2006年电子科大毕业;前Verisilicon Senior Staff Engineer;数字电路前端设计从业14年;主要做视频IP设计(H.264/H.265编解码器设计,JPEG编解码器设计),CNN加速器IP设计。参与7颗ASIC/SOC芯片设计(量产3颗)。目前申请3篇国家发明专利

公司主页:
http://www.siliconthink.cn

 楼主| 发表于 2021-1-27 20:19:46 | 显示全部楼层
公司主要视频IP的说明:
H264_Pro_Brief.pdf (249.64 KB , 下载次数: 21 )
HDMI_RECV_user_guide.pdf (795.41 KB , 下载次数: 11 )
CDMA_Spec_pub.pdf (1.12 MB , 下载次数: 16 )

回复 支持 反对

使用道具 举报

发表于 2021-1-27 21:43:34 | 显示全部楼层
院友帮顶
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-26 06:42 , Processed in 0.015618 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表