在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1685|回复: 3

[求助] MOS管衬底浮空,会影响版图提参吗?

[复制链接]
发表于 2021-1-25 17:03:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
因为我的电路应用了衬底偏置技术,所以MOS管的衬底端浮空,没有任何连接,这样在版图LVS的时候会有一点问题,我忽略这个问题直接QRC提参,失败了,不知道是因为衬底没有连接的问题吗?
 楼主| 发表于 2021-1-25 17:04:50 | 显示全部楼层
说错了,是电路用了体悬浮技术
发表于 2021-1-25 17:18:23 | 显示全部楼层
电路图 截图看看 ,这个你接不接 都存在的吧?
发表于 2021-1-25 21:10:41 | 显示全部楼层
lvs有什么问题?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 19:05 , Processed in 0.015771 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表