请教classAB输出管子工作状态问题

hehuachangkai

如下图，
正常输出在vdd/2附近，能够保证在驱动大电流时，依然工作在饱和区。那当输出拉到靠近电源轨VDD时，PMOS的gate会变得很低，进入线性区吗？
跨导环是让PMOS的gate点电位保证PMOS不会进入线性区吗？假设输出为围绕VDD/2的AC，当输出为4.9V时，PMOS的vds只有100mV时，PMOS应该工作在什么状态（还要有大的驱动能力），PMOS gate电压会怎么变化呢？

xuwenwei

新人回答，输出接近VDD应该会让pmos进入线性区，所以才有线性度这个指标，跨导环不是为了保证pmos饱和区，pmos的工作应该由整个电路反馈环路决定，pmos 的栅极看你的输出电流需要，越大，栅极越低，当超过饱和线性界限自然变为线性区，此时op的增益会下降，各方面性能都会影响

acging

跨导环是为了决定静态电流的。
输出级即使class a类型也会存在类似问题，接近电源时增益线性度和驱动能力下降，功能还是在的。

AMS2017

是推荐论文:
https://ieeexplore.ieee.org/document/340424
https://nanopdf.com/download/5b3273d4728bd_pdf

AMS2017

是推荐论文
https://nanopdf.com/download/5b3273d4728bd_pdf
https://ieeexplore.ieee.org/document/340424

AMS2017

是推荐论文:
A compact power-efficient 3 V CMOS rail-to-rail input/output operational amplifier for VLSI cell libraries
-R. Hogervorst

https://nanopdf.com/download/5b3273d4728bd_pdf

hehuachangkai

   

acging 发表于 2021-1-25 16:29
跨导环是为了决定静态电流的。
输出级即使class a类型也会存在类似问题，接近电源时增益线性度和驱动能力下 ...

谢谢。请问一下，跨导环那个控制P/NMOS的偏置点的电压，随着输出变化，也是线性变化的吗？

hehuachangkai

   

AMS2017 发表于 2021-1-25 17:23
是推荐论文:
A compact power-efficient 3 V CMOS rail-to-rail input/output operational amplifier for V ...

谢谢论文，下来看看。

acging

   

hehuachangkai 发表于 2021-1-26 17:20
谢谢。请问一下，跨导环那个控制P/NMOS的偏置点的电压，随着输出变化，也是线性变化的吗？
...

那个电压是个偏置，不变的。