谁会用fpga中的pll？请给指点一下！

karnizhu · 发表于 2007-9-3 12:08:40

我在我做的一个项目中使用过Altera Cyclone1 中的PLL，很方便的，只要在MegaCore Plus中直接调用Altera的PLL IP即可，根据你的需要设置相关的参数，例如：输入时钟的频率、输出时钟的个数和频率或者是倍频比、分频比等，Quartus软件会自动生成一个你定制的PLL IP的Verilog文件，你在你的设计中调用该文件的模块就行了，需要注意的是：
（1）输出频率不是随便设的，根据输入时钟的频率，有一个离散的范围，不是可以得到任意频率，这是因为任何PLL都有一个捕获带宽的问题，例如，在Altera Cyclone EP1C FPGA中输入20M，通过PLL居然得不到10M的频率，有点奇怪吧！
（2）选择输出时钟时，必须确定，你的PLL输出时钟是用于芯片内部时钟使用，还是作为时钟输出给芯片外部使用，这是很重要的，因为如果作为芯片内部使用，那么PLL的输出时钟必须走全局时钟线易减少时钟skew；反之，如果是作为芯片外部的输出时钟，那么就要通过专用时钟管脚输出。例如：在Altera EP1C12中一个PLL可以有三个时钟输出，两个内部时钟c0和c1，一个外部时钟输出e，一定要选择对！
至于PLL的仿真，我没有试过，可以在200model中找找有没有它的仿真模型，不过我认为PLL的仿真可以自己在testbench中构造一个行为模型。

lling65 · 发表于 2007-9-6 16:58:17

呵呵，我们也要用PLL 哦，刚入门不懂

zhoukkkkbin · 发表于 2008-10-12 16:56:20

受教了，顶一下。

paulk · 发表于 2008-10-22 09:01:12

没用过！

lkbinbin · 发表于 2008-10-23 08:41:25

我只用过一次，就是直接把那个标准的pll连接到时钟上！！也是刚入门，不懂

wjd803 · 发表于 2009-2-19 20:05:27

xuele

kyoiwaiah · 发表于 2010-10-11 14:13:15

晕了晕了

cici520 · 发表于 2014-6-12 14:55:29

lsjxyp · 发表于 2014-6-13 22:27:59

看FPGA器件厂家的datasheet即可

谁会用fpga中的pll？请给指点一下！

在MegeCorePlus中直接调用Altera的PLL IP即可

站长推荐 /1