用spectre仿真VerilogA建立的模型出现问题！！！

zhoujun58 · 发表于 2022-9-19 15:43:05

研究小白发表于 2022-8-3 19:57
这不是正确的信息吗

请问一下怎么解决啊?我勾选了plot，也设置了仿真时间，就是不出图

研究小白 · 发表于 2022-9-24 20:27:57

zhoujun58 发表于 2022-9-19 15:43
请问一下怎么解决啊?我勾选了plot，也设置了仿真时间，就是不出图

我也在设计电路图但是现在感觉virtuoso设计好难使用pch和nch设计的传输门都分摊很多电压也不知道为什么

js666 · 发表于 2024-12-2 15:34:28

Yunjiexu 发表于 2022-2-28 19:24
请问解决了嘛？我也是这个问题！

请问一下解决了吗？我也遇到了这个问题

js666 · 发表于 2024-12-2 15:35:23

pandoraxu 发表于 2022-2-21 18:31
这根仿真时间有啥关系啊，我的cadence现在也这样了怎么解决啊

请问一下解决了吗？我也遇到了这个问题

账号		自动登录	找回密码
密码			注册

[求助] 用spectre仿真VerilogA建立的模型出现问题！！！