在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1841|回复: 5

[求助] PLL中SDM噪声消除技术请教

[复制链接]
发表于 2021-1-5 22:45:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
CP-PLL如果消除量化噪声,一般paper上都有使用DTC或者idac补charge pump。
听说还有一种通过补lpf的电容电荷的方法?有人在paper上看见过吗?

另外CP-PLL如果使用LMS进行gain cal,那么去检测什么呢?高精度ADC去检测vtune的ripple吗?(如果是ADPLL,只需要检测TDC的输出digital code即可,模拟去抓什么?)
发表于 2021-1-6 18:00:55 | 显示全部楼层
A 1.8GHz Spur-Cancelled Fractional-N Frequency Synthesizer with LMS-Based DAC Gain Calibration  

 楼主| 发表于 2021-1-6 19:35:39 | 显示全部楼层


knockknock 发表于 2021-1-6 18:00
A 1.8GHz Spur-Cancelled Fractional-N Frequency Synthesizer with LMS-Based DAC Gain Calibration


thanks 这篇文章解释了如何去检测补偿效果。但似乎不是通过lpf电容去补偿的,而是通过iDAC。
发表于 2021-1-6 21:32:57 | 显示全部楼层


a741638000 发表于 2021-1-6 19:35
thanks 这篇文章解释了如何去检测补偿效果。但似乎不是通过lpf电容去补偿的,而是通过iDAC。
...


A Wideband Fractional-N Ring PLL Using a NearGround Pre-Distorted Switched-Capacitor Loop Filter  

 楼主| 发表于 2021-1-7 14:05:57 | 显示全部楼层


knockknock 发表于 2021-1-6 21:32
A Wideband Fractional-N Ring PLL Using a NearGround Pre-Distorted Switched-Capacitor Loop Filter   ...


THANKS A LOT
发表于 2021-1-7 17:16:56 | 显示全部楼层
很牛逼的样子  哈
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 23:33 , Processed in 0.017055 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表