internal power与switch power

andywang3791

dynamic power = internal power + switch power
有些资料说internal power只是短路功耗，switch power是输出负载switch功耗
有些资料说internal power也包括cell内部的switch功耗，这个怎么理解？对于输出负载的switch功耗不是应该包括了这部分吗（如果只考虑输入变化，输出也变化）?
输出负载包括互连线的电容+fanout的输入pin上的电容，那cell内部的电容会不会已经体现在输入pin的电容了呢？

andywang3791

不能沉啊

omnik

GOOOD

jake

2.        Internal power.  Power consumed in charging & discharging of interconnect and device capacitances internal to a cell.  Internal power can be divided into 2 parts:
a)        Pin power
b)        Arc power
Internal power is calculated using internal power tables in the Liberty file, which capture the characterized internal power over a range of input slew and external loading.  The tables reflect the combination of both the internal switching and internal feedthrough power.  If k-factor power scaling parameters (for PTV) are specified in the Liberty file, the power engine will take into consideration when calculating internal power.  Note: timing related scaling factors are not handled by the power engine.  

andywang3791

jake 发表于 2020-12-23 11:56
2.        Internal power.  Power consumed in charging & discharging of interconnect and device capacitances ...

Ha, jake, 又看到你了，我发现you know everything.
请问如何理解pin power and arc power？我理解输入pin的capacitance已经包括在switch power里
你贴的internal power的定义是出自哪里？

jake

andywang3791 发表于 2020-12-22 23:21
Ha, jake, 又看到你了，我发现you know everything.
请问如何理解pin power and arc power？我理解输入pi ...

你好！
我贴的那一段出自Voltus User's Guide。 如果你没有的话，我可以贴上来。 Voltus文档几个名词容易引起歧义。 Voltus static power 实际是 average power, 包括 leakage 和switching power。Voltus dynamic power 实际是 transient power，瞬时功耗。

Internal power 我解释为标准元内部 switching power。 Pin capacitance 充放电肯定是 switching power 的一部分。 Arc power 我理解为管子ron，内部节点，连线充放电 switching power。 PGV 其实就是一个专为 power analysis 建的简化模型。用pin power, arc power，避免了跑 SPICE simulation,  大大缩短计算时间，使得数字电路 power analysis 成为了可能。 年轻时跑过数字电路 Ultrasim power analysis， 那是要吐血的

Power = leakage power + switching power
Switching power = internal power (cell internal switching power) + interconnect switching power

andywang3791

jake 发表于 2020-12-23 23:01
你好！
我贴的那一段出自Voltus User's Guide。 如果你没有的话，我可以贴上来。 Voltus文档几个名词容 ...

Great thanks, jake
Voltus user guide先不研究了，我主要做前端设计，有一些概念没有理清
听你这么一分析，终于理解了，这样理解是不是可以？
dynamic power = switch power + short current power

其中switch power = cell internal switch power + interconnect switch power
对于library的internal power其实是 cell internal switch power + short current power

jake

andywang3791 发表于 2020-12-24 01:00
Great thanks, jake
Voltus user guide先不研究了，我主要做前端设计，有一些概念没有理清
听 ...

我认为你的两个公式是正解
顺便分享一下。 我写RTL前，一般会在Cadence里搭个小电路，有FF，ICG, BUF, NAND，随后跑 extracted sim， 可以观察到很多细微现象，对前端设计是有指导意义的。  

andywang3791

jake 发表于 2020-12-24 22:05
我认为你的两个公式是正解
顺便分享一下。 我写RTL前，一般会在Cadence里搭个小电路，有FF，ICG, BUF, ...

Hi jake, 请问是用Cadence Vituoso下搭电路然后跑仿真吗，可以大概讲一下需要check哪些东西，很有兴趣

jake

andywang3791 发表于 2020-12-24 19:34
Hi jake, 请问是用Cadence Vituoso下搭电路然后跑仿真吗，可以大概讲一下需要check哪些东西，很有兴趣

...

是的，在Cadence Virtuoso下搭电路跑仿真。 这样做的目的是得到关键标准元的大致功耗数字。 通常项目开始时，时钟是定下来的。 有了这些关键标准元在这个时钟频率下的功耗，就可以作为设计指导，大致估算数字电路的功耗，评估某一数字架构是否还有希望达到预期指标。 不行的话，要么改指标，要么改架构方案。 这些数字设计前期功耗研究对 SOC top level 也非常重要。 如果数字是LDO供电，功耗超标的话，LDO要重做，耽误整个SOC进度。
有了 RTL 之后，快速走一遍后端, 跑一下 Voltus,  确认数字部分还在指标之内。


有一点特别注意，Cadence Virtuoso 里跑仿真时，要用标准元的extracted view。 如果没有extracted view，仿真结果加30%到50%。 这一点很关键。 这是几百万美金买来的教训!!!  一个团队全军覆没，不堪回首。。。