请教大神如何提取rectifier的输入和输出阻抗

桑德尔三分

一个非常经典的rectifier的结构。如下图所示：

文章是High Effificiency DifferentialDrive CMOS Rectifier for UHF RFIDs，2009，November JSSC.
很多引用的文章都会来讨论，这个结构随着级数的增加，它的input impedance的改变。所以我想自己试一下来看一看模拟结果，当然我也想看一看它的输出阻抗output impedance随着级数的变化。
模拟时候的结构如图所示：

左边用一个port，设置为sine，接一个RFlib里面的Balun_id_DPNC。因为想要单独看两侧的输出阻抗，所以两侧都接了Port。
模拟的spec是915MHz,-45dBm input power。
我采用了两个方法模拟，一个是用transition simulation。其中设置100mVpp。最后通过算Vrms，Irms，Preal来计算出电阻和电容值（假设没有电感）。
获得的值是：

第二个方法是用PSS + PSP。其实我先采用的是RF spectre中的LSSP-PSS，但是它总是显示说输出电压过大，不能收敛。若采用LSSP-hb，则曲线非常不光滑，我感觉结构也不太对。于是采用了PSS+PSP的方法。其中设置input power -45dBm。然后从结果中直接看Z parameter，转换为电阻和电容。结果是：
Res = 7.42e+5
Cap = 3.01e-13。

两种模拟的方法结果相差非常大。我有几个问题想要请教一下：
1.两种模拟产生这么大误差的原因是什么？还是说这种量级的误差是可以接受的。我也用SP simulation试了一下，结果和PSS+PSP差距不大，可能是因为输入的power level非常低，差距不大。
2.输出阻抗又怎么模拟呢？如果用PSS+PSP的方法，我可以直接读Z parameter。如果用transition的话，我是应该也在output那边加个输入的sine port么？其实这个疑问在模拟输入的阻抗的时候就有。按照小信号分析的话，我测试input的时候，应该把output开路，但是这样的结果是全部都是噪声一样的数据。所以我在模拟还是在output上接了两个port。是不是应该这边加一个cap或者是别的什么，替代掉port。
3.第三个问题是，论文中画的schematic，其实input是悬空的。我们模拟能也一个port跨接在input的两端么。因为我这边用了一个idea的balun，我目前还不清楚怎么移除balun对于阻抗的影响。但是如果input是悬空的，我的output会differential的接入下一级，也是悬空。那整个模拟就没有一个公共的地，公共的参考电压了。这样的模拟似乎非常不合理。

写的非常啰嗦，有大佬能指点一下，我在设置中的问题在哪里么？

l13787908861

路过学习，很实用，谢谢分享。

503860720

看看