后端，验证的兄弟姐妹 年底了有想换工作的吗

tiger_asic

北京艾芯集成电路设计有限公司 从事专业的集成电路设计服务，
服务世界一流客户群（ADI, AMD, HIGON...），欢迎您的加盟。
   工作性质为客户提供ONSITE 或者 OFFSITE turnkey 服务，如果您感兴趣 欢迎随时沟通 ， 长期有效。
工作地点 北京上海 均可以。
   
   目前招聘 数字后端（自动布局布线）， 数字验证（UVM），等工程师， 经验1-15 years均可。
   
Physical Design JD：
  集成电路物理设计（布局布线，物理验证，静态时序分析），电子、微电子类毕业研究生，本科生至少1年以上工作经验，  
   Physical Design engineer/Manager JD：  
   JD：
1.ASIC或SoC芯片的模块级和顶层级物理设计；
2.模块或芯片系统级电源地网络设计和验证；
3.低功耗物理设计和验证；
4.前后端时序优化，芯片级时序验证；
5.模块和顶层版图物理验证，DRC/LVS/ERC等；
6.完成netlist到GDSII的全流程工作：                     
  
      floorplan，power planning，place&route，cts, timing closure，power analysis，physical verification，ECO；
  
  
  
  
  
  
  
Requirements：
1.大学本科以上学历，微电子／电子工程／通信工程等相关专业 ；
2.相关的IC后端设计工作经验或tape-out成功经验；
3.熟悉PNR，STA，DRC，LVS、DRC等流程；
4.熟悉EDA工具，如 ICC2，Innovus, Primetime, Calibre, redhawk等；
5.熟练使用tcl/perl/phython等；
6.良好的英文沟通能力；
  
    Manager 级别要求有带领团队能力经验。
   
////////////////
DV Job Description:
JD:  
  
         
1. 按照设计Spec编写验证计划，搭建仿真验证平台;
2.数字IP或SOC产品的前后仿真验证，数模混仿等；
3.数字电路模块级和系统级的验证方案、验证环境、验证脚本工具维护和开发；
4.理解模块及芯片设计规格，查找修复设计缺陷；
5.测试平台开发，基于Systemverilog的直接测试案例和随机案例设计，生成代码覆盖率和功能覆盖率；
6.FPGA验证调试等；
  
                     
  
  
  
  
  
  
  
  
  
  
  
  
  
Requirements：
  
   1. 大学本科以上学历，微电子／电子工程／通信工程等相关专业  ；
  
   2. 了解SOC系统架构，掌握MATLAB、C语言 ；
  
   3. 熟练掌握并使用verilog/system-verilog/System-C/C++等验证语言,使用UVM验证方法学；
  
   4. 熟悉基于断言验证方法，能够根据项目要求产生测试计划、产生代码和功能覆盖率；
  
   5. 能够熟练使用脚本语言perl/shell/Makefile/phython等对验证环境进行开发维护；
  
   6. 熟悉VCS/NCSIM/Modelsim/Verdi等仿真调试工具,掌握数字网表前后端的仿真验证调试；
  
   7.良好的英文沟通能力；
  
         
  
  
   

tiger_asic

谢谢咨询  猎头， 兼职 勿扰！

tiger_asic

最近有好多junior的后端职位 感兴趣的 速来

tiger_asic

北京 上海 成都 苏州都可以

tiger_asic

欢迎咨询