在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2099|回复: 2

[求助] 当负载电阻电容有限的情况下,整流电路cadence中仿真可以得到ripple小的输出吗

[复制链接]
发表于 2020-11-29 14:06:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
搭了一个简易的整流电路的cadence仿真图,但是仿真的时候发现只有在电容电阻大的情况下,输出的ripple才比较小,但是老师给的要求是电容只能使用nF级别的,有其他的方式可以改善输出的ripple么?
image.png image.png image.png
image.png
发表于 2020-11-30 10:20:08 | 显示全部楼层
你把电阻调大试试
 楼主| 发表于 2020-11-30 15:55:26 | 显示全部楼层


314835722 发表于 2020-11-30 10:20
你把电阻调大试试


我表述稍微有点问题,我现在的情况是电阻电容都有限,在允许的范围内效果都不太好,所以想知道前面的电路是不是可以增加点什么把效果变好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 03:08 , Processed in 0.017151 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表