在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2314|回复: 2

[原创] 小数分频锁相环量化噪声问题求助

[复制链接]
发表于 2020-11-23 18:41:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教高手:小数分频中SDM产生的量化噪声只能缓解优化、不能通过PLL的滤波器完全滤除吗?能否让小数分频PLL输出信号的抖动达到跟整数分频一样的水平呢?

我最近在做小数分频PLL,搭建了MASH1-1-1结构的SDM,仿真发现PLL最终输出的信号抖动有点大。

举例比如参考频率2MHz,分频比为197.125,输出394.25MHz,频率抖动范围±0.56MHz左右;而我关掉SDM,设整数分频比为197,输出394MHz,频率抖动范围±0.27MHz,两者相差一倍多,而且与整数分频相比,小数分频的VCO控制电压波动很明显而且呈规律性,与整数分频的VC波动完全不一样,请问这正常吗,是不是我的SDM模块有问题呢?
(我的小数分频PLL最终输出信号的频率平均值是正确的)
发表于 2023-3-20 15:16:54 | 显示全部楼层
您好,您的问题解决了吗?我测试的时候遇到了同样的问题,不知道什么原因
 楼主| 发表于 2023-3-22 09:46:16 | 显示全部楼层


Zj1228 发表于 2023-3-20 15:16
您好,您的问题解决了吗?我测试的时候遇到了同样的问题,不知道什么原因 ...


没有解决,芯片回来后,测了一下,看上去也能用,就是抖动比整数分频大点,不知道是不是小数分频固有的缺点;
个人感觉小数PLL带宽需要压的很低,比整数PLL要低个几倍才行。

您测试的是自己公司设计的产品吗,还是市场上的成品呢?
您如果找到答案的话也希望能分享给我一下,不胜感激!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 18:33 , Processed in 0.017134 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表