设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 键合线接地对电路的影响的疑问
返回列表 发新帖
查看: 2277|回复: 2

[求助] 键合线接地对电路的影响的疑问

[复制链接]
发表于 2020-11-5 22:07:44 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
image.png image.png CMOS的芯片，通常都会有地PAD；通过键合线引出去，这样的测试会造成类似与，放大器源电感的负反馈的效果么；把放大器的源电感从0加到1nH, 增益也会降很多；
image.png
回复

使用道具 举报

发表于 2020-11-6 15:34:04 | 显示全部楼层
单端电路是会有这个问题
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-11-7 11:36:08 | 显示全部楼层
kk看看
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-4 19:08 , Processed in 0.013864 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表