运放的输入管需要在输入范围内饱和吗？

摩卡咖啡

acging

你这不是rail to rail么，不需要全部都进饱和区

虎大王

即使不是rail to rail，输入对管也不需要进入饱和区。也可以在亚阈值区。
想不明白这些问题的根源还是在于，你不明白到底对这个运放有啥要求。

摩卡咖啡

   

虎大王 发表于 2020-11-4 15:25
即使不是rail to rail，输入对管也不需要进入饱和区。也可以在亚阈值区。
想不明白这些问题的根源还是在于 ...

这个图正好做这个，就截了这个。平时的运放也不太确定工作状态：对于一般的运放，在可输入工作范围内，需要保证只处于饱和区或者亚阈值区吧？
我跟这个轨对轨运放想混了，觉得一般的运放的输入也是范围大的，输入管不能保证都满足范围。

现在一想，一般的运放输入范围好像是在一个固定偏置下的小幅变化是吧？

摩卡咖啡

   

acging 发表于 2020-11-4 14:37
你这不是rail to rail么，不需要全部都进饱和区

嗯嗯，好的。 那我这个尾电流管，vds有些低电压的corner比Vdsat小了很多。
但整个运放corner仿真增益相位裕度带宽比较稳定，这个需要调吗？Vds小的比较多，好像调不饱和。

虎大王

   

摩卡咖啡 发表于 2020-11-6 15:28
嗯嗯，好的。那我这个尾电流管，vds有些低电压的corner比Vdsat小了很多。
但整个运放corner仿真增益相位 ...

一般来说，电流镜的管子都要在饱和区。自己想一下为啥要在饱和区。
但对你这里来说，你画的这个管子，进入线性区，无非是运放输入电平太高。但太高的时候，你pmos这边的运放根本就不需要起作用，所以你上边那个进入线性区也没啥。
电路要想明白你为啥要这样做，再去设计。

摩卡咖啡

   

虎大王 发表于 2020-11-6 15:39
一般来说，电流镜的管子都要在饱和区。自己想一下为啥要在饱和区。
但对你这里来说，你画的这个管子，进 ...

嗯嗯好的，感谢感谢，这个模块的设计原理和功能要求大体知道，只是仿真看着不如nmos下的电流镜饱和范围大，想看看能不能调的饱和的范围大一些。主要也是经验不够，太不会取舍某些不足点。总体来看应该也可以满足,那我先保持这样吧

夜冷了

在运放里面，基本上输入管和靠近电源和地的管子都是要工作在饱和区或者亚阈值区（输入管或者低压设计）。
rail to rail 单级就罢了，要是后面再来个class ab或者cs ，补偿也不太好处理。