在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3600|回复: 3

[求助] IC617从原理图调入元器件到版图

[复制链接]
发表于 2020-10-31 15:07:06 | 显示全部楼层 |阅读模式
5资产
请假大家,我用connectivity-generate-all from source调入元器件时,报了下面的错,且我用shift+f打不开所有层。
Technology 'cdsDefTechLib' does not have a constraint group named 'virtuosoDefaultExtractorSetup'. Thus the XL connectivity extractor is disabled. To enable it, add a 'validLayers' constraint to the appropriate constraint group, and ensure that this constraint group is specified by the 'setupConstraintGroup' environment variable.

发表于 2020-10-31 16:37:05 | 显示全部楼层
你attach的是这个cdsDefTechLib库?
发表于 2020-11-2 17:51:20 | 显示全部楼层
你搭建电路的这个库没有attach工艺库,看看你的工艺库是哪个,然后attach一下就好了
发表于 2020-11-4 10:28:42 | 显示全部楼层
有工艺库就关联工艺库,没有就关联相应的Techfile
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 07:06 , Processed in 0.015316 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表