EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › Verilog HDL Design Examples

12 / 2 页

楼主: mohamedsaber

Verilog HDL Design Examples

[复制链接]

ncash0933

发表于 2022-8-18 09:37:36 | 显示全部楼层

谢谢分享

回复支持反对

fox1012

发表于 2022-8-21 09:11:14 | 显示全部楼层

下来看看，谢谢楼主分享哟

EETOP创芯人才网职位发布入口

回复支持反对

jake10000

发表于 2022-12-31 03:12:41 | 显示全部楼层

thankn

回复支持反对

no1no

发表于 2023-1-21 22:30:35 | 显示全部楼层

Thanks a lot

回复支持反对

fox1012

发表于 2023-3-9 21:02:49 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

jingxin_xd

发表于 2023-3-10 01:12:49 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

demonhunter

发表于 2023-3-10 09:52:27 | 显示全部楼层

Thanks.

EETOP创芯人才网简历投递入口

回复支持反对

maassmama

发表于 2023-3-10 13:36:41 | 显示全部楼层

amazing

EETOP创芯人才网职位发布入口

回复支持反对

tracy6969

发表于 2023-6-27 09:15:06 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

winters0124

发表于 2023-6-27 14:01:32 | 显示全部楼层

非常感謝大大的分享!

回复支持反对

12 / 2 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2025-7-21 15:42 , Processed in 0.024356 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

Verilog HDL Design Examples

浏览过的版块

站长推荐 /1