当电路中有chopper和switch cap电路时两者时钟有何要求

境泽言香

我在做一个低噪小面积的BGR，BG核心用了斩波电路来降低噪声和offset，最后在输出端再用开关电容做的LPF电路滤波，用开关电容是为了减小滤波器面积，但是问题来了，开关电容的时钟是否可以比chopper的时钟慢，两个时钟是否需要错相，我暂时没找到仔细说明这个问题的资料，还望有人能讨论并指点一下开关电容领域或者斩波低噪声领域里有哪些大牛，我们好一起去观摩一下大牛的结论

煮席

搭车求问一下chopper的问题，bandgap -3db带宽2.4M，chopper频率是-3db带宽的十分之一这样，notch filter 频率是 chopper频率的一半。但是输出电压DC值好像反而波动变大了（0.5us之前chopper没有启动）求问这是为什么呀

miracle_zhang

煮席 发表于 2020-10-18 20:41
搭车求问一下chopper的问题，bandgap -3db带宽2.4M，chopper频率是-3db带宽的十分之一这样，notch  ...

notch的电容取的多大？可以小一些，这样纹波会比较小，还有注意一下notch和chop的开关尺寸，不要太小，会有很大导通阻抗。
我之前做的是带宽外的chopper，带宽没M级这么大，notch和chopping频率最好错相，notch频率上升沿采样chop输出的共模电平，纹波也会小。
仅供参考哦

ericking0

chopper频率比SC的频率高没有意义；
SC电路本质上我认为是充电荷，倒电荷的的过程；
其实关心的是时钟沿前一时刻的电容的状态，
那么如果chopper频率高于SC的频率，再半个周期里面Chop过去，然后又chop回来，建设chopper的建立没问题，
但是这样对于SC电路而言，其实chopper是不存在的；

境泽言香

ericking0 发表于 2021-4-5 11:29
chopper频率比SC的频率高没有意义；
SC电路本质上我认为是充电荷，倒电荷的的过程；
其实关心的是时钟沿前 ...

是的，sc本质上是电荷搬运的过程，可以拆分为采样和滤波两步，当chop频率高于sc频率时第一个采样动作会发生混叠，然后再被滤波，因此chop频率最好低于sc频率

ericking0

境泽言香 发表于 2021-4-6 09:35
是的，sc本质上是电荷搬运的过程，可以拆分为采样和滤波两步，当chop频率高于sc频率时第一个采样动作会发 ...

我现在倒是比较纠结CHOP时钟的相位和SC时钟的相位怎么处理；
请问有什么书或者paper推荐吗？
不想chop的沿去干扰采样的沿，所以把CHOP的沿丢在最后面；
前面的沿又kick运放的输入节点，导致CHOP时候电荷注入不太好搞；
为了chop单独抽一个90度相位的时钟感觉又很蛋疼；

境泽言香

看到有文章就是chop和sc的时钟错相90度，然后同频，可惜他就非常简单的讲了一下

demon0821

chopper 时钟与SC相位差90°是必要的，错相90度以后，再来考虑SC时钟是否要是chopper 频率的二分频，是否会有影响。

CMOSzsh

ericking0 发表于 2021-4-5 11:29
chopper频率比SC的频率高没有意义；
SC电路本质上我认为是充电荷，倒电荷的的过程；
其实关心的是时钟沿前 ...

前辈您好，我在做一个微电容测量的chop电路，如果chop的频率高于SC的频率（就是对输入电容充电结束，反馈电容开始放电的phase进行chop），发现op输入端的电荷在发生中和，OP净输入的压差随着chop的次数变多趋近于0，根本没有办法测量电容。所以先把SC和CHOP频率调成相同的，发现可以消除一定的offset，不过感觉这样是不是不太符合chop的频域解释啊。