跨时钟域约束问题

Vinson8888888 · 发表于 2020-10-11 09:24:22

我有一个设计，需要将DLL产生的8相同步时钟通过组合逻辑产生一个特殊的时钟，然后用这个时钟驱动计算模块，最后计算模块的结果通过8相时钟中的一个驱动输出。这样的设计应该怎么约束？设计框图如下：

其中clk7~clk0，s0~s15, s_ready是输入，lb0~lb8, b0~b7是输出。

zhang.rongmou · 发表于 2020-10-12 21:11:36

create_generate_clock将8个时钟都gen出来，或者约束一个最快的时钟

[求助] 跨时钟域约束问题