sigma delta ADC

XIN18 · 发表于 2020-9-28 15:50:00

您需要登录才可以下载或查看，没有账号？注册

x

在仿真级联的四阶sigma delta ADC的调制器的时候，需要噪声消除逻辑电路，但是需要用verilog语言编写，本人编程十分的弱，有没有大佬可以请教一下

hehuachangkai · 发表于 2020-9-28 17:28:36

噪声消除“逻辑电路”指的是啥？是因为啥要加呢？要消除的是哪些呢？dither？DWA？还是说的是量化后跟的数字抽取滤波器？

XIN18 · 发表于 2020-9-28 18:26:43

hehuachangkai 发表于 2020-9-28 17:28
噪声消除“逻辑电路”指的是啥？是因为啥要加呢？要消除的是哪些呢？dither？DWA？还是说的是量化后跟的数 ...

因为是级联的，相对于单环的调制器来说，噪声抵消技术的作用是将每一级调制器输出中的量化噪声通过数字逻辑抵消掉，使得最后的调制器输出只有包含最后一级的量化噪声

hehuachangkai · 发表于 2020-9-28 18:46:57

XIN18 发表于 2020-9-28 18:26
因为是级联的，相对于单环的调制器来说，噪声抵消技术的作用是将每一级调制器输出中的量化噪声通过数字逻 ...

我明白了，你说的是前后级系数或者增益失配，造成的量化噪声泄露。模拟域好像都是增大电容面积或增益带宽缓解的。。

hehuachangkai · 发表于 2020-9-28 18:51:25

哈喽，有4或者5bit DWA verilog代码吗

zzy2442 · 发表于 2022-3-18 11:22:45

hehuachangkai 发表于 2020-9-28 18:51
哈喽，有4或者5bit DWA verilog代码吗

请问你现在会写了吗，mark 一下

[原创] sigma delta ADC