大家觉得寄生参数提取方面的新挑战有哪些？

Emelee

快速成长的5G、生物技术、人工智能和智能汽车等市场, 正在引领半导体技术发展以及高度整合的SoC的新思潮。诸如电源管理、传感器、高频元件和精密模拟电路功能都需要集成在同一块芯片上，这对定制设计工具带来了新挑战。特别是模拟设计工程师需要克服寄生参数提取方面的新挑战，以快速实现设计收敛。大家觉得寄生参数提取方面的新挑战有哪些？我们之前采访了新思科技的StarRC产品经理，他讲述了以下几种挑战：

1. 电容提取

过去因为电容对设计的影响最大，所以我们往往把电容提取作为主要任务；然后是电阻提取。如今因为电路可能在数GHz以至数十GHz的高频范围下运作，电感包括自感与交感都必须考虑在内。诸如这些高频运作下的设计都需要考量电感的影响 – 电源、RF、Serdes、高速I/O和3D-IC。

2. 基底抽取

当芯片集成了电源开关和高频RF模块，基板耦合问题就变得显著起来。要考虑基底问题，必须要有加强性的演算发来恰当的将基底电阻网络来驾到整个电路网表之中。 设计人员必须要在全芯片后仿之前考虑由基底耦合造成的噪声问题，从而事先权衡设计的可靠性。

3. 容量

随着芯片尺寸越来越大，寄生抽取引擎必须处理大型布局资料库，以及越来越多的元件。提取工具需要能够处理几GB的数据，并使用多核，从而能在合理的运行时间內得到提取结果。

  全文链接