关于Corner和Monte Carlo仿真的问题

海风达

小白请教大家几个关于MC仿真的问题：
1.大家做项目时，Corner和MC仿真都需要做吗？在每种Corner下电路性能都必须满足指标要求？
2.Corner和MC是在前仿阶段做？版图后仿时能跑MC或者Corner吗？
谢谢指教！

andy2000a

MC 看 virtuoso symbol , 很多 symbol转 mosmodel  Mxx   , MC 都subcircuit  ,  我跑 mc都 一个格手改 mosnetlist ,

1.   MC , corenr

          -> YES   

这基本
  5 corner + 3 vcc + 3 temp  (-40~125 )

在每种Corner下电路性能都必须满足指标要求

-> 基本会全做 , 但万一某 corner 下某个temp 不能 ,  会考虑 trade-off  .  有时会看 MC, sweep 300 次后 看机率阿,  如果. 要全过 "电路要变大.  电流要很大" ,  那我宁可用原来  ,  像 OPamp  ,bandgap ,   LDO 基本都会全corner 过 . 但 whole chip 可能很难 5 cornerpass

2.  前仿 corner + mc,  后仿 只跑 corner

版图后仿时能跑MC或者Corner吗？

     corner 当然OK ,  R, R+C , C+CC, R+C+CC  全跑

jjtian_Jasper

1：如果不是流片的项目，如果是看架构的功能性也可以不跑（严谨性方面是要跑的）
但如果是要流片，尤其是工业级流片，肯定跑的，因为工艺厂商并不能保证所有参数一定在TT，是由范围的。
2：CONER和MC前后仿真都可以做，因为只是里面的器件参数有变化，举夸张一点的例子。
TT工艺角下阈值电压是0.7V，SS下可能是0.8V ，FF下可能是0.6V ，当然也可能是0.6~0.8V间的某一值，但是一般做最大最小的仿真即可。

hellangel

1.都要跑，指标满不满足就看要求了，增大面积，增加功耗才能满足，是不是要权衡一下
2.前后仿都可以跑

海风达

andy2000a 发表于 2020-9-11 08:26
MC 看 virtuoso symbol , 很多 symbol转 mosmodel  Mxx   , MC 都subcircuit  ,  我跑 mc都 一个格手改 mo ...

非常感谢，另外问下后仿是怎么跑Corner的？和前仿一样吗，只是设置section=FF/SS就行？但是后仿用emx/pex抽参后得到的不是具体的参数吗，设置section=FF/SS还有用吗？同样，后仿跑MC是怎么实现的，我理解的是用emx抽参后得到的是固定的S参数，是不会改变的，那这样跑MC跑多少次，结果都是一样的吧？

海风达

jjtian_Jasper 发表于 2020-9-11 08:55
1：如果不是流片的项目，如果是看架构的功能性也可以不跑（严谨性方面是要跑的）
但如果是要流片，尤其是工 ...

非常感谢，另外问下后仿是怎么跑Corner的？和前仿一样吗，只是设置section=FF/SS就行？但是后仿用emx/pex抽参后得到的不是具体的参数吗，设置section=FF/SS还有用吗？同样，后仿跑MC是怎么实现的，我理解的是用emx抽参后得到的是固定的S参数，是不会改变的，那这样跑MC跑多少次，结果都是一样的吧？

andy2000a

海风达 发表于 2020-9-12 01:34
非常感谢，另外问下后仿是怎么跑Corner的？和前仿一样吗，只是设置section=FF/SS就行？但是后仿用emx/pex ...

hspice用 .alt 就可换 corner   

jeffej

very good experience, thanks a lot

chenximing

andy2000a 发表于 2020-9-11 08:26
MC 看 virtuoso symbol , 很多 symbol转 mosmodel  Mxx   , MC 都subcircuit  ,  我跑 mc都 一个格手改 mo ...

为什么后仿真，要R,R+C,CC,R+C+CC,分开跑？直接R+C+CC怎么样？

andy2000a

chenximing 发表于 2021-5-14 23:24
为什么后仿真，要R,R+C,CC,R+C+CC,分开跑？直接R+C+CC怎么样？

后仿postsim ..以 analog design 来说

R => 跟 presim 差不多. 这我拿来 check版图画好电路连结, 照说 LVSpass 应该不会画错啦 . 但 analog 有些 subnode

C+CC =>  因为 r+c的 node很难 debug都流水号.  如果后仿有问题, 会先看 C+CC ,  dbeug  哪些点出错

致于 R+C  &R+C+CC ,  如果 R-Cclock  流片回来 , real  CHIP clock 会在 R+C  跟 R+C+CC 间 , 如果一般电路后仿 我会看 R+C. 但 clockbase  类特别 ring-osc  , R-C osc , 电流Cap osc   . 流片 maybe 会在两个间 .   

还有 R+C+CC 太大 netlist  spice 会不跑, 某些 adit  hsim 会简化. 但发生过 hsim跑 longchannel device 是错.  有用 hspicecheck 过, hsim 真的就跑错 .  

Whole chip 来说 R+C+CC太大 跑太慢下, 我可能就看  R+C

其实 clock 如果流片回来 在改也是可, 不过我习惯先把 clock做准, 因为有时  MPW 是无法给你 CP   or TRIM (FIB  cost 也很贵)  , 一开始 clock 先做好不是比较方便吗.