后仿postsim ..以 analog design 来说 R => 跟 presim 差不多. 这我拿来 check版图画好电路连结, 照说 LVSpass 应该不会画错啦 . 但 analog 有些 subnode C+CC => 因为 r+c的 node很难 debug都流水号. 如果后仿有问题, 会先看 C+CC , dbeug 哪些点出错 致于 R+C &R+C+CC , 如果 R-Cclock 流片回来 , real CHIP clock 会在 R+C 跟 R+C+CC 间 , 如果一般电路后仿 我会看 R+C. 但 clockbase 类特别 ring-osc , R-C osc , 电流Cap osc . 流片 maybe 会在两个间 .
还有 R+C+CC 太大 netlist spice 会不跑, 某些 adit hsim 会简化. 但发生过 hsim跑 longchannel device 是错. 有用 hspicecheck 过, hsim 真的就跑错 . Whole chip 来说 R+C+CC太大 跑太慢下, 我可能就看 R+C 其实 clock 如果流片回来 在改也是可, 不过我习惯先把 clock做准, 因为有时 MPW 是无法给你 CP or TRIM (FIB cost 也很贵) , 一开始 clock 先做好不是比较方便吗.
|