为什么vivado里面用ila抓取的计数器不连续？？？？

最后的和弦 · 发表于 2020-8-17 19:34:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大神，为什么vivado里面用ila抓取的计数器不连续？？？？
代码和波形图如下

最后的和弦 · 发表于 2020-8-17 19:35:13

直接从985跳到45（无符号十进制显示的哈）

kka · 发表于 2020-8-17 20:38:11

可以檢查一下...ILA的sample clock還有你用到的clk. 兩個關係為何?
另外有個問題想請問一下.clk_cnt變成45之後..上面那個訊號會變成密集? 上面那個訊號是甚麼?

ranbiage · 发表于 2020-8-17 21:51:22

不同时钟域，可能导致

hanyusky10 · 发表于 2020-8-18 08:52:11

采样时钟没有问题

最后的和弦 · 发表于 2020-8-18 09:39:48

kka 发表于 2020-8-17 20:38
可以檢查一下...ILA的sample clock還有你用到的clk. 兩個關係為何?
另外有個問題想請問一下.clk_cnt變成45 ...

检查了，两者用的都是同一个时钟，那个密集信号是个独立于计数器的信号

最后的和弦 · 发表于 2020-8-18 09:40:46

ranbiage 发表于 2020-8-17 21:51
不同时钟域，可能导致

计数器和ila是同一个时钟啊，会不会是硬件有问题呢

SophiaCheng · 发表于 2020-8-18 10:43:36

clk_count在整个代码的其他地方有什么逻辑么？

最后的和弦 · 发表于 2020-8-18 10:45:22

SophiaCheng 发表于 2020-8-18 10:43
clk_count在整个代码的其他地方有什么逻辑么？

没有，之前就是怀疑硬件时钟有问题所以才弄个这个计数器检测一下

asic_service · 发表于 2020-8-18 18:24:38

那就怀疑rst_n有毛刺。
你先用clk把rst_n做个复位同步电路试试。

//-------------------- 跟sky学数字IC前端设计------------------------------//
好不好，看疗效。
数字IC/FPGA设计入门：https://ke.qq.com/course/package/24207 (2期已经累计服务超100位小伙伴， 1/2课免费)
On-Chip-Bus精讲：https://ke.qq.com/course/2900266 (理解ddr, cache行为；认识AHB hready；AXI cmd outstanding, data out-of-order；Bus效率分析与提升；efficiency与latency的平衡，全覆盖)

[求助] 为什么vivado里面用ila抓取的计数器不连续？？？？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2