ICC后的网表和DC后的网表进行形式验证时出现了一个问题[已解决]

ZHZIC · 发表于 2021-5-27 09:38:42

西顾发表于 2021-5-24 22:34
楼主您好，如果有空的话麻烦看看，请问您是用icc写的不带pg的verilog文件吗？我用了五楼的方法不对呀！
...

icc的网表和dc的网表应该就不需要svf文件了，db文件需要读一下，应该读一次就行了
跟dc验证的话，如果dc网表里没有电源地，就不需要带电源地
主要我也是新手≡(▔﹏▔)≡

西顾 · 发表于 2021-6-1 17:24:55

ZHZIC 发表于 2021-5-27 09:38
icc的网表和dc的网表应该就不需要svf文件了，db文件需要读一下，应该读一次就行了
跟dc验证的话，如果dc ...

谢谢，这几天没上论坛。已经解决啦~

菜月艾米莉亚 · 发表于 2021-9-24 17:06:55

你好，请问一下icc怎么导出svf文件呀

ZHZIC · 发表于 2021-9-24 22:39:58

菜月艾米莉亚发表于 2021-9-24 17:06
你好，请问一下icc怎么导出svf文件呀

svf文件是DC导出来的吧

Lanp · 发表于 2022-8-16 15:31:03

我也遇到这种问题了，但是我使用的ICC2网表是无PG的网表，但是当FM里面加入UPF之后，也报了很多电源地的错误，
我看了一下这是由于ICC2 吐出的网表把DC的网表里的很多INV的例化名称修改了，逻辑没错，但是对比的时候电源信息对不上，导致错误。
我又实验不加入UPF，能过
这个怎么解决呢？

moe2977 · 发表于 2024-10-9 10:40:20

Lanp 发表于 2022-8-16 15:31
我也遇到这种问题了，但是我使用的ICC2网表是无PG的网表，但是当FM里面加入UPF之后，也报了很多电源地的错 ...

请问你这个问题解决了吗？

[求助] ICC后的网表和DC后的网表进行形式验证时出现了一个问题[已解决]