USB FS（Full Speed）5M线眼图Fail

刘洋Elephant

求助大神 USB FS（Full Speed）5M线眼图Fail
芯片是一个USB2.0 OTG PHY
在做FS 5M线远端测试的时候眼图Fail
FS Driver内部终端阻抗做小了（只有33欧姆），导致测试波形有较大的overshoot和undershoot，这个问题通过在DP、DM上面串接电阻解决了。
但是每次单bit数据、翻高的时候老是会往下掉一下，或者说过早的往上拉了一下，所以导致眼图右下角打到眼眶，进而眼图测试Fail。
求大神帮忙分析一下是为什么呢？3M线的都没有问题。

nanke

怀疑是回波反射导致，
做到5m要求确实高一些，我也不知道怎么能达到，
只能乱出注意
先带cabel、pcb wire和bonding模型仿真，排除设计的问题。
再看怎么加电阻电容网络可以改变眼图。

刘洋Elephant

nanke 发表于 2020-8-4 13:40
怀疑是回波反射导致，
做到5m要求确实高一些，我也不知道怎么能达到，
只能乱出注意

谢谢回复。
我这边有一个猜测性的分析：
      对于5M线，内部阻抗（34欧姆）太小了，虽然在外部PCB板的DP、DM上串联了电阻，看起来基本做到了阻抗匹配，但是串联电阻离芯片有点远，内部Driver在驱动出高电平或者低电平的瞬间看到的阻抗仍然只是内部阻抗（34欧姆），所以仍然会有阻抗不匹配导致的反射，进而使得眼图右下角打到眼眶。不知道你觉得这种分析对不对呢？

      另外想请教一下传输线模型一般是什样的呢？我这边公司没有传输线模型，Full Speed仿真的时候就只是在DP、DM端各自加了一个50pF的电容负载（DP还通过芯片内部的1.5K电阻上拉到3.3V）去仿真上升、下降时间和交叉点。

nanke

刘洋Elephant 发表于 2020-8-4 23:46
谢谢回复。
我这边有一个猜测性的分析：
      对于5M线，内部阻抗（34欧姆）太小了，虽然在外部PCB板的D ...

about cabel model, read this report for reference
http://bbs.eetop.cn/forum.php?mo ... highlight=usb%2Bphy

is series resistor too far? maybe you can estimate the phase delay of the route.

I also know very few  about transmmit theory, and  i even fail  related course at colleage.

fengluan83

我觉得是驱动管的前一级要仔细地调，应该输出的p和n管的gate是分开控制的

刘洋Elephant

fengluan83 发表于 2020-8-5 22:55
我觉得是驱动管的前一级要仔细地调，应该输出的p和n管的gate是分开控制的

目前我们的设计方案驱动管的P管和N管已经是分开控制的呐。驱动管前一级主要是用来调节上升、下降时间和交叉点这几个指标的
请教一下驱动管前一级怎么会导致眼图右下角的翘起呢？