在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4880|回复: 11

[求助] VCO后仿输出波形的占空比变化很大

[复制链接]
发表于 2020-7-30 15:15:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
【求助】设计的一个用在PLL中的VCO。其中,VCO的延迟单元为差分结构,共四级,还有一级是将两端输出转为单端输出的模块,该VCO是一个压控振荡器。现在,前仿时,波形占空比为50.8%,后仿时,波形占空比为42%。仿真了几份寄生参数的网表(norc, r, c, rc, rcc),发现跟寄生电容有关系。请问,这种情况应该怎么修改,让后仿的偏差减少一点。
发表于 2020-7-30 16:55:33 | 显示全部楼层
可以检查后仿版图差分走线是否match,抽取的寄生电容是否相同。
发表于 2020-7-30 17:25:57 | 显示全部楼层
频率受VCO中的C和L影响,后仿网表中引入了寄生电容,对C的影响大。可以增加VCO原有C的值,这样在后仿网表中,寄生电容的比例会减小,影响也就减小了。
 楼主| 发表于 2020-7-30 18:48:47 | 显示全部楼层


youngyzq 发表于 2020-7-30 17:25
频率受VCO中的C和L影响,后仿网表中引入了寄生电容,对C的影响大。可以增加VCO原有C的值,这样在后仿网表中 ...


我使用的差分结构中,没有用到电感和电容,全部都是mos管,大致结构如下 捕获.PNG
请问,这种该怎么减小C?谢谢
 楼主| 发表于 2020-7-30 18:50:19 | 显示全部楼层


Le0n_Su 发表于 2020-7-30 16:55
可以检查后仿版图差分走线是否match,抽取的寄生电容是否相同。


请问,是指每个延迟单元(差分结构)提取的寄生参数基本保持一致吗?
发表于 2020-7-31 10:33:45 | 显示全部楼层


TiamoSYF 发表于 2020-7-30 18:48
我使用的差分结构中,没有用到电感和电容,全部都是mos管,大致结构如下
请问,这种该怎么减小C?谢谢
...


你看一下你的可控电容是什么实现的?一般是一个varactor。然后在PLL中VCO是有负反馈的,PLL的频率确定了,通过负反馈会调整可控电容的值,补偿寄生电容,最后达到预定的值,所以还是要整体来看。

 楼主| 发表于 2020-7-31 14:37:13 | 显示全部楼层


youngyzq 发表于 2020-7-31 10:33
你看一下你的可控电容是什么实现的?一般是一个varactor。然后在PLL中VCO是有负反馈的,PLL的频率确定了 ...


捕获.PNG
请问,P1,P4是可控电容吗?

发表于 2020-7-31 15:22:44 | 显示全部楼层


TiamoSYF 发表于 2020-7-30 18:50
请问,是指每个延迟单元(差分结构)提取的寄生参数基本保持一致吗?


是的。每个延迟单元的差分输出端,寄生参数应该保持一致。
 楼主| 发表于 2020-7-31 15:54:59 | 显示全部楼层


Le0n_Su 发表于 2020-7-31 15:22
是的。每个延迟单元的差分输出端,寄生参数应该保持一致。


用RVE看提取的寄生参数,差分输出端上的寄生电容,并非完全一致,最大的相差1fF,这个可以认为是一致的吗?
发表于 2020-7-31 16:18:57 | 显示全部楼层


TiamoSYF 发表于 2020-7-31 15:54
用RVE看提取的寄生参数,差分输出端上的寄生电容,并非完全一致,最大的相差1fF,这个可以认为是一致的吗 ...


差不多吧。。。
延迟单元上的duty cycle对吗?还是说双端转单端后duty cycle 变差了?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 11:35 , Processed in 0.022032 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表