CMOS传输门后仿遇到的问题

TiamoSYF

【求助】简单描述一下电路图：3路传输门（输出端口接在一起），后面连接一个ADC前置放大模块（基本由3个轨到轨运放构成）。输出端口有两个，一个是传输门的输出端口拉出来（即图中的CH_SEL_OUT），一个是ADC前置模块的输出。对其整体进行后仿，遇到如下问题：传输门拉出来的输出端口上的波形十分奇怪，去掉了这个输出端口，电路功能就正常了。请问，这个是仿真器引起的吗？谢谢！

andy2000a

Charge injection?   clock feed through  ??

nanke

可以描述的更详细一点。
后仿碰到奇怪的问题一般端口仿真激励加错了。