壁仞科技内推！

lvbanana

壁仞智能科技成立于2019年。作为一家由囯际知名VC投资的准独角兽公司，壁仞致力于开发原创性的通用计算体系，建立高效的软硬件平台，同时在并行计算领域提供一体化的解决方案。壁仞旨在成为一个具有国际视野，拥有领先技术，并参与制定未来行业标准的高科技公司。
壁仞智能科技在上海、北京、北美等地都有研发中心，团队由国内某著名高校计算机系核心研发人员及国内外芯片巨头的前资深骨干组成，在GPU和DSA等领具备丰富的技术储备和独到的行业前瞻性。

一、资深硬件设计工程师

职位描述：
参与架构协作，撰写、维护微架构文档；
参与模块RTL代码编写；
与验证团队合作，定义、核对以及加强验证计划书。做功能调式，分析和提升测试点覆盖率，直到最终的验证收敛；
与设计集成团队、物理设计团队合作，完成时序收敛，控制设计质量；
参与设计性能、功耗、面积的发掘和优化；
任职要求：
熟练使用verilog，System Verilog并通晓逻辑设计各环节；
根据从业资历，3到10年的涵盖微架构编写，RT代码编写、综合、代码质量检查等的逻辑设计经验；
对覆盖率驱动的，随机约束的验证方法有丰富的知识和经验；
有计算及架构，GPU和机器学习经验的将给与优先考虑；
良好的沟通能力和团队合作精神

二、资深硬件验证工程师

职位描述：
负责模块单元，模块组的验证计划；
测试平台建立，验证基础构建的建立；
产生测试用例，特别是基于约束的随机测试用例；
与架构各逻辑设计团队合作，深刻理解设计说明书，并善于发掘针对该模块的高效和有成效的验证方法；
与设计团队有组织地分析和提升测试覆盖率，保证计划内高质量地完成验证收敛；
任职要求：
熟练使用C/C++, Verilog, System Verilog, OVM 和 UVM。有3到8年实际的验证经验；
对编写验证计划书有丰富的实际经验；
对撰写验证环境有丰富的实际经验；
对用例的产生，以及覆盖率驱动的有约束的随机测试方法论有丰富的实际经验；
对Perl, Makefile, *Shell, python等脚本语言熟练使用；
沟通能力强，善于团队合作；
对有GPU，机器学习经验的优先考虑

三、SOC设计工程师

职位描述：
综合考量诸多因素，如性能，面积，功耗，复杂度等，与系统工程师实现合理的软硬划分；
规范制作硬件文档，用于内部或外部信息分享；
与各个IP团队讨论实现细节，清晰定义接口功能，交付时间表以及标准，推动SoC的进度向前；
完成SoC的集成，在交付后端前进行linting/CDC的检查， 对某些功能进行formal检查；
协助测试团队，后端实现团队，最终达到各种coverage的收敛；
协助系统的bring-up, MTBF等任务；
任职要求：
扎实可靠的IP/SoC设计和架构经验，包括功能定义，功能实现，DC综合， linting/CDC检查，formal检查等等；
熟练使用hdl 语言，如Verilog/VHDL，进行RTL实现；
熟悉片上总线协议，如AMBA等，熟悉crossbar/noc架构，能够对错误的总线行为进行分析并快速定位；
熟悉clock/reset/power的设计，在系统模式切换中(比如工作模式到省电模式)对clock/reset/power的sequence要求；
熟练使用脚本语言，如Perl/Python/Tcl等；
PCI-E，DDR3/4, USB，MIPI PHY等高速接口的相关工作经验是加分项；
arm/risc-v内核设计，L2/L3 Cache，ring/mesh架构等cpu相关工作经验是加分项；
英语流利，能够无障碍沟通。与多国团队的合作经验是加分项

四、SOC验证工程师

职位描述：
制定整体SOC验证计划；
开发复杂IP、芯片子系统、SOC系统验证环境；
产生专用和随机验证环境；
开发设计验证模型BFM；
编写测试用例、跟踪测试需求、分析验证覆盖率数据；
和架构师、设计工程师及后端人员一起合作完成全流程验证；
任职要求：
5年以上验证工作经验，2个以上asic项目验证经验；
熟悉IC验证流程，具备丰富的IP/SOC验证以及成功流片的经验；
熟练掌握Verilog语言，有逻辑电路基础，能定位设计问题；
精通System Verilog，UVM方法学；
精通Perl/tcl，熟悉linux/unix环境下的脚本开发；
熟练使用Synopsys公司的相关EDA验证工具软件；
了解PCIe、DDR、Ethernet等接口协议或AXI等总线协议；
良好的沟通能力和团队合作能力

工作地上海，公司在高速发展期，offer可谈股票期权，内推IC设计和验证，还有软件，硬件架构等职位，感兴趣的小伙伴欢迎投递简历，也可以私信论坛留言或者邮箱聊，谢谢。

内推邮箱：lvhouge@163.com

lvbanana

自己顶一下