非低功耗场合下短沟道工艺是否需要避免管子进入亚阈值区

kayd · 发表于 2020-7-7 10:30:45

您需要登录才可以下载或查看，没有账号？注册

x

RT，想请教各位前辈IC战友，非低功耗场合下短沟道工艺（55nm及以下）是否需要避免管子进入亚阈值区？例如运放中的输入对管或者某些其他对管处在亚阈值区(VGS<VTH, Vds>Vdsat)，会有什么不好的影响？（主要针对实测，仿真中并无异常）在此谢过！

acging · 发表于 2020-7-7 10:47:56

工作在亚阈值区也没事的，不需要避免

kayd · 发表于 2020-7-8 10:07:04

acging 发表于 2020-7-7 10:47
工作在亚阈值区也没事的，不需要避免

实际测试完全没任何问题吗？

kwankwaner · 发表于 2020-7-16 10:48:16

看工艺模型之类准不准了，因为电流很小，漏电造成的失配就非常明显了，而你仿真可能看不到

kayd · 发表于 2020-7-17 18:42:38

kwankwaner 发表于 2020-7-16 10:48
看工艺模型之类准不准了，因为电流很小，漏电造成的失配就非常明显了，而你仿真可能看不到
...

多谢版主提点，tsmc 55nm和28nm应该还可以吧？

[讨论] 非低功耗场合下短沟道工艺是否需要避免管子进入亚阈值区