开个大题目：晶圆级芯片。

papertiger

一个比iPad还大的芯片 目前史上最大的芯片来了

https://tech.sina.com.cn/q/tech/2019-08-21/doc-ihytcern2346501.shtml

这个芯片最近已经生产了。这只是针对AI应用的ASIC。

假设，我想把这个推广到其它领域，需要满足什么条件？需要什么新的技术？

papertiger

先自我回答下：
1，只适用于大计算的芯片，只适用于并行计算的芯片。
并行计算才能在良率上可以mark掉那些坏掉的部分。
我觉得有AI，服务器，矿机。这三者是可以并行且计算量大。
（可补充）

2，需要能自动内部test的逻辑或者DFT能自我测试？
wafer probe 下，这条可能不必要？

3，需要解决散热，需要用冷液冷却的热处理方案。
这是Cerebras 公司目前的解决办法。能处理几千瓦到几万瓦的功耗。

4，采用划片槽来做片间连线，需要配合的方法。
因为曝光mask 对窗口面积的约束，芯片必须是可重复的，那么相互连线只能在划片槽来解决。

5，电源和信号解决方案。
特别是电源，如果走wafer，压降也许太大，如果走封装，是否会封装不能？
信号则没法做配料，某些滤波电阻电容，在芯片内解决？？

6，其它？
果然是AI和矿机是最适合的。无怪乎有人说矿机是AI的卧底。

phoenixson

记得没错的话，这个去年的旧新闻了，利用冗余方法来实现良率提升

枫夜

这么大的芯片，信号完整性和电源咋做啊，太可怕了，新手疑惑

papertiger

   

phoenixson 发表于 2020-7-3 11:38
记得没错的话，这个去年的旧新闻了，利用冗余方法来实现良率提升

这个问题应该不大，逻辑上可以实现。

因为这种设计肯定更加并行化，所以，1000个core与990个core 没有本质区别。

软件层面加以处理，应该可行的。

papertiger

   

枫夜 发表于 2020-7-4 09:58
这么大的芯片，信号完整性和电源咋做啊，太可怕了，新手疑惑

信号完整性应该与大小无关。
电源的问题比较大，所以需要自己做特殊的bump 以及自己特别封装。
更大的问题在散热，液冷估计都有难度，需要更加优秀的散热方案。