设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的135个经典设计实例【干货分享】 ...

1 234 5 / 5 页下一页

返回列表发新帖

楼主: 甲壳虫

[资料] Verilog的135个经典设计实例【干货分享】

发表于 2020-11-6 14:10:27 | 显示全部楼层

看看

回复支持反对

使用道具举报

发表于 2020-11-7 06:57:31 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2020-11-9 00:57:16 | 显示全部楼层

谢谢楼主分享

回复支持反对

使用道具举报

发表于 2020-11-10 10:51:35 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2020-11-11 17:25:04 | 显示全部楼层

学习学习

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

佳文与晨旭

发表于 2020-11-11 17:54:44 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-6-27 18:47:05 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2024-4-29 20:45:39 | 显示全部楼层

谢谢分享，支持共享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2024-5-10 16:23:58 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2024-5-11 18:20:57 | 显示全部楼层

谢谢分享！！！

回复支持反对

使用道具举报

1 234 5 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-17 19:50 , Processed in 0.016942 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表