power switch为什么不用最小尺寸

海阔天空——飞

在多个supply的芯片设计中，不同supply之间的切换往往用到power switch，一般用PMOS实现。我的问题是：
1. 为什么大多用PMOS， 是因为NMOS做power switch的话需要提供较高的gate电压（charge pump实现？）来降低传输压降？
2. power switch尺寸的选择跟导通电流有关，一般power switch的导通电阻控制在什么范围内为好？
3. 为什么Power switch的尺寸L不用最小的，有什么坏处？（管子寿命？阈值电压的影响？。。。）
4. 实际应用中，power switch需要分很多组，每组打开的时间延时不一样，主要是为了防止瞬间同时打开会有大的peak current， 那么这个时延控制在多少为好？
如果哪位大神还有其他方面更加详细的讲解， 小弟不胜感激。

victor0o0

1.  理解基本正确，还有一个PMOS的bulk接到VDD，没有衬偏效应；NMOS的bulk接到地，souce接近VDD，VTH会高很多；
2. 看你多大电流和能承受多大压降；
3. 主要还是考虑ESD吧，L长一些，耐压会高；
4. 这个没理解你的意思

海阔天空——飞

victor0o0 发表于 2020-6-10 15:55
1.  理解基本正确，还有一个PMOS的bulk接到VDD，没有衬偏效应；NMOS的bulk接到地，souce接近VDD，VTH会高很 ...

感谢。 3，主要考虑ESD？我觉得L大了，leakage会小，不理解跟ESD的关系。 4. 就是多组Power switch不能同时打开，否则瞬间的peak current会很大，所以需要将power switch分多组间隔打开。

victor0o0

海阔天空——飞 发表于 2020-6-10 16:38
感谢。 3，主要考虑ESD？我觉得L大了，leakage会小，不理解跟ESD的关系。 4. 就是多组Power switch不能同 ...

3. 如果core device的话，漏电也是一方面考虑吧，如果是IO device的厚栅管开关，漏电不大的，
4. 有点明白你的意思了，有点像电源管理里面的soft startup电路，相当于给上电设一个限流

海阔天空——飞

victor0o0 发表于 2020-6-10 17:31
3. 如果core device的话，漏电也是一方面考虑吧，如果是IO device的厚栅管开关，漏电不大的，
4. 有点明 ...

多谢，

sxkxml

主要还是考虑ESD吧，L长一些，耐压会高

wenfangsibao

为什么要分两条chain呢？