仿真 带cdf参数的symbol

wang-xz18

求助：IC6仿真遇到问题

spiceIn导入标准单元库以后，一些电路中含有带cdf参数的子模块symbol，如下图所示，这个子模块有PW,PL,NW,NL四个参数，对应内部管子的尺寸。
现在的问题是，电路中有很多这样的子模块，且他们的参数各不相同弄个，但是ADE设置参数又只能设置统一的4个。
求问，仿真的时候，如何让仿真器自动把每个symbol的参数值代入到内部电路里面，进行仿真呢？
多谢各位~

wang-xz18

自己顶一下，求助

wang-xz18

没人吗

amodaman

看来你在做一件用symbol 来代替晶体管仿真的事情，这是一条不归路呀。为什么不直接用晶体管构成netlist呢？

wang-xz18

amodaman 发表于 2020-6-6 13:46
看来你在做一件用symbol 来代替晶体管仿真的事情，这是一条不归路呀。为什么不直接用晶体管构成netlist呢？ ...

我是把转的标准单元库的cdl网表转成schematic,再在ADE中调用schematic进行仿真的。请问你说的是直接调用cdl网表进行仿真吗？我现在有标准单元库的symbol，想调用这些symbol,和一些模拟电路一起仿真。

amodaman

那CDL转换过来成为schematic的时候，这些宽长信息怎么成了symbol的参数，而不是schematic里面晶体管的参数了呢？这转换差的也太远了。

wang-xz18

amodaman 发表于 2020-6-6 19:26
那CDL转换过来成为schematic的时候，这些宽长信息怎么成了symbol的参数，而不是schematic里面晶体管的参数 ...

下面是cdl网表的一部分，比如这个TG1G模块，我在device map的时候采用的映射是 W w L l,导入结果就是生成了一个具有cdf参数PW,PL,NW,NL的symbol。
其他MOS管的尺寸则没有问题，涉及到TG1G以及其他若干模块的，尺寸信息被保存在symbol的参数里面，仿真时候我不知道怎么让他调用。
求教，是不是我device map有问题，还是ADE有办法调用这些尺寸信息？

*******************************************************************************
* SUB-CIRCUIT NETLIST:                                                        *
*                                                                             *
* BLOCK: TG1G                                                                 *
* LAST TIME SAVED: SEP 10 14:41:27 2001                                       *
*******************************************************************************
.SUBCKT TG1G D Q CK CKB NL=0.18U NW=0.24U PL=0.18U PW=0.24U
**.NOPIN VDD GND
MP0 Q CKB D VDD PCH W=PW L=PL
MN0 D CK Q GND NCH W=NW L=NL
.ENDS TG1G


*******************************************************************************
* SUB-CIRCUIT NETLIST:                                                        *
*                                                                             *
* BLOCK: IVG                                                                  *
* LAST TIME SAVED: SEP 10 14:37:09 2001                                       *
*******************************************************************************
.SUBCKT IVG Z A PL=0.18U PW=0.24U NL=0.18U NW=0.24U
MN0 Z A GND GND NCH W=NW L=NL
MP0 VDD A Z VDD PCH W=PW L=PL
.ENDS IVG

wang-xz18

审核好慢

wang-xz18

amodaman 发表于 2020-6-6 19:26
那CDL转换过来成为schematic的时候，这些宽长信息怎么成了symbol的参数，而不是schematic里面晶体管的参数 ...

这是我电路网表的一部分，我用spiceIn导入cdl时，device map 是W w L l,所有非子模块内的晶体管都能尺寸正确导入，但对于子模块来说，就生成了带有cdf 参数的symbol,
比如这个TG1G模块，就有4个参数PW,PL,NW,NL,虽然symbol中有参数值，但是用ADE仿真时仍需要手动设置。 请问这种情况，是导入时有误，还是可以在仿真时采用某种方法自动把参数传递进symbol中的mos管？
或者在IC6中有什么利用symbol view + cdl网表直接仿真，不导入成schematic的方法吗？

*******************************************************************************
* SUB-CIRCUIT NETLIST:                                                        *
*                                                                             *
* BLOCK: TG1G                                                                 *
* LAST TIME SAVED: SEP 10 14:41:27 2001                                       *
*******************************************************************************
.SUBCKT TG1G D Q CK CKB NL=0.18U NW=0.24U PL=0.18U PW=0.24U
**.NOPIN VDD GND
MP0 Q CKB D VDD PCH W=PW L=PL
MN0 D CK Q GND NCH W=NW L=NL
.ENDS TG1G


*******************************************************************************
* SUB-CIRCUIT NETLIST:                                                        *
*                                                                             *
* BLOCK: IVG                                                                  *
* LAST TIME SAVED: SEP 10 14:37:09 2001                                       *
*******************************************************************************
.SUBCKT IVG Z A PL=0.18U PW=0.24U NL=0.18U NW=0.24U
MN0 Z A GND GND NCH W=NW L=NL
MP0 VDD A Z VDD PCH W=PW L=PL
.ENDS IVG

wang-xz18

不要沉呀