|
Diode 比 mos 小, 但是不能画minsize , 要看电流 , 其实 esd 就是当你打 esd, 你要有 路径去导通掉 esd电流(能量) , MM mode or HBM 时间大家都知道 , VCC 一般用 r-cap + invert 就 “某段时间” 打开mos 流掉, 但 R-C时间要选好 . 只是 VCC 端有些不能用 snapback那 , 因为会 clamp电压. 有些 powerIC 是不希望打 ESD 后 VCC会 clamp. 而高压ESD 不好做是因为高压 mos有些导通 类似 esddevice . 可能 esd device 还没通前先 走高压mos, ESD 会找最弱地方跑. 如果打ESD后 一般 mos烧掉 就挂了, 而 ESD 组件 一般都不会太小 . 要能耐得住. LDMOS 用 esdpaper 很多, 先前还有 paper 说 pmos 跟 nmos某一类 特性偏差 . 忘记哪种 pmosor nmos LDMOS . 不过 esd最好跟代工厂 问, 一般可跑 T-Cad去分析 esd, tcad 只能 Foundary 跑. 以前听过一个 case . Foundary 说用 scr 的 mos, 版图真的比ggnmos还小, Foundary厂也交出 T-Cad仿真说 esd能力会多少, 但流片出来 发现 esd很不稳. 后来另 project跟其它 Foundary合作才知, SCRESD 虽然版图小, 但不稳 .
ESD => 请找专业 懂 process来研究, 如果都不懂, 那多画 testkey . 你画几十个 去调 距离, 会找到方向的 .
| 
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2020-5-27 10:06:27
楼主
