calibre验证，LVS正确，但ERC错误

following

大家好，我想请教一个问题。
我在LVS Options--Supply中，添加了我的电源VDDA和地GNDA，在版图中也打了label，设计规则文件定义的为：
LVS GROUND NAME "VSS" "SAVSS?" "?gnd?" "?GND?" "?VSS?" "?vss?"
LVS POWER  NAME "VDD" "SAVDD?" "?VDD?" "?VCC?" "?vcc?" "?vdd?"

但是最后的结果中，lvs检查通过，而ERC检查不通过，错误是：
nodes without a path to both power and ground

如下图：

版图中打了label，和原理图一样且都是大写；用的是smic13mmrf工艺库

错误的区域高亮后，显示两个NMOS级联器件的漏极和源极连接点，但这个点就是什么也不接;
然后就是最外圈的N阱，但是我通过过孔和电源也连在了一起；
DRC、LVS、XRC、后仿真，都能做且一切正常。
对此非常纳闷，可以忽略这个erc错误，直接流片么？

andyfan

听你的描述是可以，但一般的内部连接节点应该不会随意报吧？你gate有没有连接?

小马哥爱逛

这个报的错，是内部某一根线没有通路连到电源或地上。你确认下，如果没问题就可以

光非

源漏共用是不是就可以把他们的源区合并，并把孔还有连线删掉，之后你再跑一遍，应该是DRC rule的问题

SpunkyGG

这种floating的，最好double check一下

Joychip20211202

请教下各位大佬，这种错误要怎么好到错误的源头在哪里呢？

qnv983

我解决了，确实是因为一个电源没接到

xiuqi180

   

qnv983 发表于 2022-11-9 12:03
我解决了，确实是因为一个电源没接到

请问你这种是什么情况呢？电源没接到，那LVS怎么能过呢？

闯关羊大侠

   

xiuqi180 发表于 2022-11-14 11:34
请问你这种是什么情况呢？电源没接到，那LVS怎么能过呢？

应该只是一个环没有接电位吧？比如电阻外面的地环

qnv983

   

yangyyer 发表于 2023-4-8 17:14
应该只是一个环没有接电位吧？比如电阻外面的地环

确实是的