带隙基准的失调问题分析

dengbiao

如图所示，带隙的核心电路结构如如图右侧，vn，vp是运放的两个输入,电阻由上到下分别设为R3,R2,R1（R2很小，可忽略），图左为失调仿真结果图；vinoff是vp与vn两个输入之间所加的失调电压（在运放vp端添加输入失调电压），VREF是带隙输出；
问题说明：当vp与vn之间的失调电压由0增大到-0.5mV时，发现Vp，与vn电压也在随之增大，且变化比例约是10倍的输入失调电压，vp与vn的差值与输入失调变化一致；此时VREF却变化了接近90mv；这里的R3/R1=5.....这里不明白两点：
1）为什么vp与vn的输入失调增大后，vp和vn的电压也在增大，且是按一定倍数增大？这个倍数源自哪里？
2）VREF电压的变化值为什么这么高？怎么得来的？为什么不是按照vos（1+2R3/R1）的变化？

dengbiao

求大神支援！

xuwenwei

作为小白，想问一下，两路支路最后接在一起，两路支路的电流怎么保证一致，当不存在失调电压的时候，vn=vp两路电流是一样的，但是存在vos的时候，vn≠vp，你的两路支路的电流是不等的啊，既然不等，你的基准是怎么处理的？

dengbiao

@xuwenwei   我也在纳闷这一点，想知道这里的失调电压是怎么影响的，失调是怎么放大到vp和vn了

dengbiao

感觉是 失调电压在vp和vn上，被放大了AV（bandgap的闭环增益）倍

learning_happy

DINGYIXIA