在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1545|回复: 4

[原创] 请教大佬怎么过这个类型的lvs

[复制链接]
发表于 2020-5-7 12:15:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
cell里面只有金属和一些pin的text layer,然后在cdl网表里也是只写了cell的pin,里面没有关于器件的的定义和连接关系,这种情况下还可以过lvs吗?如果可以,应该怎么设置


QQ截图20200507121430.png
 楼主| 发表于 2020-5-7 12:17:25 | 显示全部楼层
现在run lvs提示nothing in layout 和 nothing in source
发表于 2020-5-7 13:57:53 | 显示全部楼层
没有电路也没有layout,所以无法判断他们是否相等。不能进行比较。
发表于 2020-5-7 14:00:34 来自手机 | 显示全部楼层
如果不考虑版图与原理图的匹配,只希望LVS通过的话,可以在做LVS时,在LVS options中设置一下BOX命令处理一下
发表于 2020-5-7 19:32:59 | 显示全部楼层
什么都没有你比什么?没有意义呀!造假?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 20:34 , Processed in 0.018249 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表