在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2184|回复: 0

[原创] 安路RISC-V软核使用笔记(2)

[复制链接]
发表于 2020-4-22 11:35:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 xqandwn 于 2020-4-22 11:37 编辑

端口介绍


Agile的顶层接口示意图如下:
图片1.png



信号端口描述如下:

图片8.png



clk与rst时序

       Agile为单时钟域系统,采用异步复位方式。clk和rst之间没有特定的要求。

图片2.png


irq时序

       中断信号irq包含中断脉冲和中断id。中断脉冲为持续1个clk周期的高电平。中断id号的范围为0-31,一共包含32个中断id。其中中断id号0用于内部串口接收中断。

图片3.png



uart时序

       串口信号包含串口发送与串口接收,波特率可参数化设置,串口数据格式为:起始位1bit,数据位8bit,停止位2bit。



gpio时序

       Agile有32个双向io,32个双向io独立可控。



bus时序

       Agile总线包含读使能(bus_ren)、写使能(bus_wen)、读写地址(bus_addr)、读数据(bus_rdata)、写数据(bus_wdata)5个信号。

       总线写时序如下:

图片6.png


       总线读时序如下:

图片7.png


....未完待续....

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:55 , Processed in 0.014024 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表