在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!) 创芯人才网--重磅上线啦!
查看: 1792|回复: 1

[讨论] 在宽带应用中,SAR ADC和CT SD ADC对时钟的要求

[复制链接]
发表于 2020-4-20 11:14:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 zs1647 于 2020-4-20 11:14 编辑

SAR :
企业微信截图_15873519124001.png
CT_SD:
企业微信截图_15873517786216.png
假设24倍过采样,3阶1bit结构
根据上式,对于20MHz输入带宽,要达到70dB SNR的话,SAR需要时钟抖动小于2ps,但是在CT_SD ADC中,大约只要28.7ps的要求。
所以说,对于宽带应用中,CT对PLL时钟的要求低一些,如果在系统方面考虑,可能CT_SD比SAR更好


发表于 2020-4-29 07:10:39 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:40 , Processed in 0.015970 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表