在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5999|回复: 16

[求助] LVS遇到NO matching .subckt

[复制链接]
发表于 2020-4-18 11:21:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
DRC通过后,进行LVS时发现如下问题,该如何解决呢?
微信截图_20200418112100.png
发表于 2020-4-18 15:29:19 | 显示全部楼层
LVS文件夹下应该有一个“empty.subckt”的文件,把它加载到LVS rule file后面
 楼主| 发表于 2020-4-18 16:56:22 | 显示全部楼层


myee 发表于 2020-4-18 15:29
LVS文件夹下应该有一个“empty.subckt”的文件,把它加载到LVS rule file后面


没看到有这个文件呀  还有别的解决办法吗
发表于 2020-4-18 17:05:53 | 显示全部楼层
肯定会有定义这三个器件的文件,你要找到才行。
发表于 2020-4-18 17:14:52 | 显示全部楼层
没有加电容文件,在仿真界面的input rules加入一个.map文件
 楼主| 发表于 2020-4-18 17:31:53 | 显示全部楼层


1528401009 发表于 2020-4-18 17:14
没有加电容文件,在仿真界面的input rules加入一个.map文件


.map文件是在哪个里面呢?
发表于 2020-4-18 17:39:13 | 显示全部楼层
没有电容网表,在LVS仿真里的input中的netlist里添加位于xrc下的calview.map文件就ok了
 楼主| 发表于 2020-4-18 19:54:07 | 显示全部楼层


1528401009 发表于 2020-4-18 17:39
没有电容网表,在LVS仿真里的input中的netlist里添加位于xrc下的calview.map文件就ok了 ...


只有一个celview.cellmap  加进去之后还是之前的问题
发表于 2020-4-18 20:09:53 | 显示全部楼层


西柚少女 发表于 2020-4-18 16:56
没看到有这个文件呀  还有别的解决办法吗


如果没有就自己写到*.src.net文件里,格式如下
.SUBCKT MOSCAP_RF  PLUS MINUS
.ENDS

PLUS和MINUS根据你自己调用的PDK里cell的端口名称和顺序写

 楼主| 发表于 2020-4-18 20:32:17 | 显示全部楼层


myee 发表于 2020-4-18 20:09
如果没有就自己写到*.src.net文件里,格式如下
.SUBCKT MOSCAP_RF  PLUS MINUS
.ENDS


谢谢,解决了!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-19 17:11 , Processed in 0.029417 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表