在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3572|回复: 10

[求助] 问大家一个sv中的关于数据类型的问题

[复制链接]
发表于 2020-3-6 21:19:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在用system verilog的时候,我有一个64bit的信号,我应该用什么去数据类型去定义呢?

能不能用logic呢 ,bit是32位的,longint是64位的,应该怎么选择呢?


发表于 2020-3-7 00:11:13 | 显示全部楼层
logic可以呀 是4-state的 bit也可以
 楼主| 发表于 2020-3-7 09:22:46 | 显示全部楼层
我在书上看bit是32比特的无符号整数,我现在想声明一个64bit的信号,这样的话用logic和bit也可以吗?
发表于 2020-3-7 13:28:34 | 显示全部楼层
logic是四值逻辑,bit是二值逻辑。显然用logic定义仿真速度更慢,消耗内存更大。一般而言,我们可以将interface中的clock和reset定义为bit类型,而将其他signal定义为logic:因为如果将x或z值施加到bit类型的clock和reset信号上时,bit类型只有二值,最终clock和reset可能是确定的1或0,系统跑不起来很容易就debug到原因了,而其他信号需要用logic,因为系统运行时这些信号是可能或者允许有x或z值的,所以信号必须能保存住x或z。
你sv中使用64比特的信号,那么就就定义成logic [63:0]就行了,这里跟是不是有符号无符号没有任何关系。
 楼主| 发表于 2020-3-7 15:23:05 | 显示全部楼层


saipolo 发表于 2020-3-7 13:28
logic是四值逻辑,bit是二值逻辑。显然用logic定义仿真速度更慢,消耗内存更大。一般而言,我们可以将inter ...


谢谢您的回复和指正,让我了解很多也解决了困惑
发表于 2020-3-7 21:33:10 | 显示全部楼层
你说的应该是int,不是bit。bit就是一位。
发表于 2020-3-8 19:02:30 | 显示全部楼层
bit[1:0][31:0] 不香嘛
发表于 2020-3-8 20:16:14 | 显示全部楼层


小科白菜 发表于 2020-3-8 19:02
bit[1:0][31:0] 不香嘛


我徒弟说的就是香,哈哈
发表于 2020-3-11 09:02:09 | 显示全部楼层


gaurson 发表于 2020-3-8 20:16
我徒弟说的就是香,哈哈




发表于 2020-3-11 09:09:42 | 显示全部楼层


gaurson 发表于 2020-3-8 20:16
我徒弟说的就是香,哈哈


借楼问下师傅 function coverage一般放在哪些uvm component或者uvm object做?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 23:11 , Processed in 0.027087 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表