问大家一个sv中的关于数据类型的问题

mioyo · 发表于 2020-3-6 21:19:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在用system verilog的时候，我有一个64bit的信号，我应该用什么去数据类型去定义呢？

能不能用logic呢，bit是32位的，longint是64位的，应该怎么选择呢？

number110011 · 发表于 2020-3-7 00:11:13

logic可以呀是4-state的 bit也可以

mioyo · 发表于 2020-3-7 09:22:46

我在书上看bit是32比特的无符号整数，我现在想声明一个64bit的信号，这样的话用logic和bit也可以吗？

saipolo · 发表于 2020-3-7 13:28:34

logic是四值逻辑，bit是二值逻辑。显然用logic定义仿真速度更慢，消耗内存更大。一般而言，我们可以将interface中的clock和reset定义为bit类型，而将其他signal定义为logic：因为如果将x或z值施加到bit类型的clock和reset信号上时，bit类型只有二值，最终clock和reset可能是确定的1或0，系统跑不起来很容易就debug到原因了，而其他信号需要用logic，因为系统运行时这些信号是可能或者允许有x或z值的，所以信号必须能保存住x或z。
你sv中使用64比特的信号，那么就就定义成logic [63:0]就行了，这里跟是不是有符号无符号没有任何关系。

mioyo · 发表于 2020-3-7 15:23:05

saipolo 发表于 2020-3-7 13:28
logic是四值逻辑，bit是二值逻辑。显然用logic定义仿真速度更慢，消耗内存更大。一般而言，我们可以将inter ...

谢谢您的回复和指正，让我了解很多也解决了困惑

gaurson · 发表于 2020-3-7 21:33:10

你说的应该是int，不是bit。bit就是一位。

小科白菜 · 发表于 2020-3-8 19:02:30

bit[1:0][31:0] 不香嘛

gaurson · 发表于 2020-3-8 20:16:14

小科白菜发表于 2020-3-8 19:02
bit[1:0][31:0] 不香嘛

我徒弟说的就是香，哈哈

小科白菜 · 发表于 2020-3-11 09:02:09

gaurson 发表于 2020-3-8 20:16
我徒弟说的就是香，哈哈

小科白菜 · 发表于 2020-3-11 09:09:42

gaurson 发表于 2020-3-8 20:16
我徒弟说的就是香，哈哈

借楼问下师傅 function coverage一般放在哪些uvm component或者uvm object做？

[求助] 问大家一个sv中的关于数据类型的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2