在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4567|回复: 11

[原创] 新书推荐——CPLD/FPGA设计与应用基础教程——从Verilog HDL到SystemVerilog

[复制链接]
发表于 2020-2-27 10:44:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
《CPLD/FPGA设计与应用基础教程:从Verilog HDL到SystemVerilog》由郭利文、邓月明编著。本书涵盖 Verilog HDL和SystemVerilog设计、仿真及验证所需的理论知识点,同时涵盖了时序约束等与CPLD/FPGA设计相关的重要知识点。从Verilog HDL基础语法出发,逐步过渡到SystemVerilog,所涉及的实例均在实践中应用过。既可以作为高年级本科生或研究生的CPLD/FPGA教程,又可以作为从事CPLD/FPGA项目开发实践的工程技术人员的参考书。
发表于 2020-2-27 12:12:24 | 显示全部楼层
感谢介绍!
发表于 2020-3-1 23:50:56 | 显示全部楼层
感谢介绍
发表于 2020-3-9 08:59:05 | 显示全部楼层
感谢介绍,没有资源吗??
发表于 2020-12-19 15:44:46 | 显示全部楼层
感谢介绍!
发表于 2020-12-19 21:25:06 | 显示全部楼层
感谢介绍!
发表于 2020-12-20 22:09:02 | 显示全部楼层
???????
发表于 2020-12-22 08:25:20 | 显示全部楼层
感谢介绍!
发表于 2020-12-22 09:01:37 | 显示全部楼层
期待上传资源
发表于 2020-12-22 19:21:05 | 显示全部楼层
Thanks  a  lot
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:47 , Processed in 0.021231 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表